基于VerilogHDL的数字加法器的设计比较与优化
기우VerilogHDL적수자가법기적설계비교여우화
Comparisons and Optimizations of Designs of Digital Adders Based on VerilogHDL
  • 万方数据
    常州工学院学报 상주공학원학보
    JOURNAL OF CHANGZHOU INSTITUTE OF TECHNOLOGY
    2009年 3期 34-37 ,共4页

    董良威%姚文卿

    동량위%요문경

    加法器%VerilogHDL%数字设计 加法器%VerilogHDL%數字設計
    가법기%VerilogHDL%수자설계
    以加法器模块的不同实现方式为例,从模块易维护性、抗干扰性、运算速度和通用性等方面进行分析和比较,提出在用VerilogHDL硬件描述语言设计数字加法器模块时的指导原则.
    이가법기모괴적불동실현방식위례,종모괴역유호성、항간우성、운산속도화통용성등방면진행분석화비교,제출재용VerilogHDL경건묘술어언설계수자가법기모괴시적지도원칙.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문