成都电子机械高等专科学校学报
成都電子機械高等專科學校學報
성도전자궤계고등전과학교학보
CHENGDU ELECTROMECHANICAL COLLEGE
2004年
4期
19-23,36
,共6页
全差分%采样-保持%CMOS%流水线%自举开关
全差分%採樣-保持%CMOS%流水線%自舉開關
전차분%채양-보지%CMOS%류수선%자거개관
介绍一种用于10位分辨率,40MHz采样频率流水线结构模数转换器中的全差分采样-保持电路设计.该采样-保持电路是运用电容下极板采样技术设计的,不仅有效地避免了电荷注入效应引起的采样信号失真,而且消除了时钟馈通效应的不良影响;采用自举模拟开关来提高开关管的栅过驱动电压.采样-保持电路中的运算放大器采用全差分结构,可以省略掉反馈电容.该电路基于3V单电源供电的CMOS工艺,并利用HSPICE模拟软件,采用0.34μm工艺条件的BSIM3-V3.1参数模型进行了模拟.
介紹一種用于10位分辨率,40MHz採樣頻率流水線結構模數轉換器中的全差分採樣-保持電路設計.該採樣-保持電路是運用電容下極闆採樣技術設計的,不僅有效地避免瞭電荷註入效應引起的採樣信號失真,而且消除瞭時鐘饋通效應的不良影響;採用自舉模擬開關來提高開關管的柵過驅動電壓.採樣-保持電路中的運算放大器採用全差分結構,可以省略掉反饋電容.該電路基于3V單電源供電的CMOS工藝,併利用HSPICE模擬軟件,採用0.34μm工藝條件的BSIM3-V3.1參數模型進行瞭模擬.
개소일충용우10위분변솔,40MHz채양빈솔류수선결구모수전환기중적전차분채양-보지전로설계.해채양-보지전로시운용전용하겁판채양기술설계적,불부유효지피면료전하주입효응인기적채양신호실진,이차소제료시종궤통효응적불량영향;채용자거모의개관래제고개관관적책과구동전압.채양-보지전로중적운산방대기채용전차분결구,가이성략도반궤전용.해전로기우3V단전원공전적CMOS공예,병이용HSPICE모의연건,채용0.34μm공예조건적BSIM3-V3.1삼수모형진행료모의.
