FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法
FPGA중FIR수자려파기설계가채용적일충성배감소경건자원사용적방법
One Way of Reducing the Hardware Resource Usage in FIR Design Using FPGA
  • 万方数据
    四川理工学院学报（自然科学版） 사천리공학원학보（자연과학판）
    JOURNAL OF SICHUAN UNIVERSITY OF SCIENCE & ENGINEERING(NATURAL SCIENCE EDITION)
    2005年 1期 22-25 ,共4页

    闫海刚%陈俊

    염해강%진준

    FIR数字滤波器%FPGA%硬件资源%实现结构 FIR數字濾波器%FPGA%硬件資源%實現結構
    FIR수자려파기%FPGA%경건자원%실현결구
    文章提出了一种新的FIR数字滤波器硬件实现结构.这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用.文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的.
    문장제출료일충신적FIR수자려파기경건실현결구.저충실현결구,대대감소료승법기이급루가기등경건자원적사용.문장대비토론료량충FIR수자려파기경건실현결구소점용경건자원적차별,지출료신결구적우세;통과MATLAB급EDA공구적방진,표명재완성FIR수자려파방면,신적경건실현결구적공능여전통결구시상동적.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문