电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2009年
12期
8-11
,共4页
CMOS电压基准源%电源抑制比(PSRR)%亚阈值区%电压预调节电路%多输出
CMOS電壓基準源%電源抑製比(PSRR)%亞閾值區%電壓預調節電路%多輸齣
CMOS전압기준원%전원억제비(PSRR)%아역치구%전압예조절전로%다수출
基于工作在亚阈值区的MOS器件,运用CMOS电流模基准时CATA和PTAT电流求和的思想,提出一种具有低温漂系数、高电源抑制比(PSRR)的CMOS电压基准源,该电路可同时提供多个输出基准电压,且输出电压可调.该基准源基于CSMC 0.5 μm标准CMOS工艺,充分利用预调节电路并改进电流模基准核心电路,使整个电路的电源抑制比在低频时达到122 dB,温度系数(TC)在0～100℃的温度范围内约7 ppm/℃.
基于工作在亞閾值區的MOS器件,運用CMOS電流模基準時CATA和PTAT電流求和的思想,提齣一種具有低溫漂繫數、高電源抑製比(PSRR)的CMOS電壓基準源,該電路可同時提供多箇輸齣基準電壓,且輸齣電壓可調.該基準源基于CSMC 0.5 μm標準CMOS工藝,充分利用預調節電路併改進電流模基準覈心電路,使整箇電路的電源抑製比在低頻時達到122 dB,溫度繫數(TC)在0～100℃的溫度範圍內約7 ppm/℃.
기우공작재아역치구적MOS기건,운용CMOS전류모기준시CATA화PTAT전류구화적사상,제출일충구유저온표계수、고전원억제비(PSRR)적CMOS전압기준원,해전로가동시제공다개수출기준전압,차수출전압가조.해기준원기우CSMC 0.5 μm표준CMOS공예,충분이용예조절전로병개진전류모기준핵심전로,사정개전로적전원억제비재저빈시체도122 dB,온도계수(TC)재0～100℃적온도범위내약7 ppm/℃.
