电视技术
電視技術
전시기술
TV ENGINEERING
2011年
9期
20-22
,共3页
郁光珍%郑博%李松亭%赵不贿
鬱光珍%鄭博%李鬆亭%趙不賄
욱광진%정박%리송정%조불회
H.264%DCT%量化%FPGA
H.264%DCT%量化%FPGA
H.264%DCT%양화%FPGA
根据H.264/AVC的变换量化原理,在FPGA上设计并实现了整数变换及量化部分.首先采用层次化、模块化的思想,将系统划分为多个功能模块,降低了硬件实现的复杂度,对DCT算法进行了优化,并对量化模块采用了流水线操作,最后设计全部采用Verilog硬件描述语言实现,并用Modelsim进行功能仿真,同时实验结果通过在Xilinx公司Vertex2P系列的XC2VP30 FPGA上验证.仿真及综合结果表明,与优化之前相比,系统所需时钟周期减少了29个,最大时钟频率可达到135.498 MHz,为H.264标准的硬件实现提供了参考.
根據H.264/AVC的變換量化原理,在FPGA上設計併實現瞭整數變換及量化部分.首先採用層次化、模塊化的思想,將繫統劃分為多箇功能模塊,降低瞭硬件實現的複雜度,對DCT算法進行瞭優化,併對量化模塊採用瞭流水線操作,最後設計全部採用Verilog硬件描述語言實現,併用Modelsim進行功能倣真,同時實驗結果通過在Xilinx公司Vertex2P繫列的XC2VP30 FPGA上驗證.倣真及綜閤結果錶明,與優化之前相比,繫統所需時鐘週期減少瞭29箇,最大時鐘頻率可達到135.498 MHz,為H.264標準的硬件實現提供瞭參攷.
근거H.264/AVC적변환양화원리,재FPGA상설계병실현료정수변환급양화부분.수선채용층차화、모괴화적사상,장계통화분위다개공능모괴,강저료경건실현적복잡도,대DCT산법진행료우화,병대양화모괴채용료류수선조작,최후설계전부채용Verilog경건묘술어언실현,병용Modelsim진행공능방진,동시실험결과통과재Xilinx공사Vertex2P계렬적XC2VP30 FPGA상험증.방진급종합결과표명,여우화지전상비,계통소수시종주기감소료29개,최대시종빈솔가체도135.498 MHz,위H.264표준적경건실현제공료삼고.
