西安交通大学学报
西安交通大學學報
서안교통대학학보
JOURNAL OF XI'AN JIAOTONG UNIVERSITY
2005年
6期
607-610,655
,共5页
孙海珺%邵志标%邹刚%赵宁
孫海珺%邵誌標%鄒剛%趙寧
손해군%소지표%추강%조저
精简指令系统%微处理器%总线预选器%高阶布斯算法%低功耗架构
精簡指令繫統%微處理器%總線預選器%高階佈斯算法%低功耗架構
정간지령계통%미처리기%총선예선기%고계포사산법%저공모가구
提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35 μm CMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128 kb静态随机存储器,芯片面积为7 mm×7 mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8 ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50 MHz频率下的动态功耗仅为164 mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径.
提齣瞭低功耗架構、片上總線預選器等新的設計思想和改進的高階佈斯算法,利用0.35 μm CMOS工藝,研製成功一種低功耗、高性能32位浮點精簡指令繫統(RISC)微處理器.該處理器芯片內置128 kb靜態隨機存儲器,芯片麵積為7 mm×7 mm,中斷和定、浮點等指令集所有指令運行正確,32位浮點乘法運算僅需17.8 ns.與傳統的設計相比,該微處理器主頻提高瞭38%,功耗下降瞭39%,50 MHz頻率下的動態功耗僅為164 mW,併具有邊界掃描測試功能.研製結果錶明,新的設計思想和算法有效地提高瞭微處理器的綜閤性能,為嵌入式浮點RISC的研究提供瞭新的途徑.
제출료저공모가구、편상총선예선기등신적설계사상화개진적고계포사산법,이용0.35 μm CMOS공예,연제성공일충저공모、고성능32위부점정간지령계통(RISC)미처리기.해처리기심편내치128 kb정태수궤존저기,심편면적위7 mm×7 mm,중단화정、부점등지령집소유지령운행정학,32위부점승법운산부수17.8 ns.여전통적설계상비,해미처리기주빈제고료38%,공모하강료39%,50 MHz빈솔하적동태공모부위164 mW,병구유변계소묘측시공능.연제결과표명,신적설계사상화산법유효지제고료미처리기적종합성능,위감입식부점RISC적연구제공료신적도경.
