半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2008年
6期
524-526
,共3页
静电放电%电源总线%保护电路
靜電放電%電源總線%保護電路
정전방전%전원총선%보호전로
随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.
隨著集成電路製造技術的高速髮展,特徵呎吋越來越小,靜電放電對器件可靠性的危害也日益增大,ESD保護電路設計已經成為IC設計中的一箇重要部分.討論瞭三種常見的CMOS集成電路電源總線ESD保護結構,分析瞭其電路結構、工作原理和存在的問題,進而提齣瞭一種改進的ESD保護電源總線拓撲結構.運用HSPICE倣真驗證瞭該結構的正確性,併在一款自主芯片中實際使用,ESD測試通過±3 000 V.
수착집성전로제조기술적고속발전,특정척촌월래월소,정전방전대기건가고성적위해야일익증대,ESD보호전로설계이경성위IC설계중적일개중요부분.토론료삼충상견적CMOS집성전로전원총선ESD보호결구,분석료기전로결구、공작원리화존재적문제,진이제출료일충개진적ESD보호전원총선탁복결구.운용HSPICE방진험증료해결구적정학성,병재일관자주심편중실제사용,ESD측시통과±3 000 V.
