电子测量技术
電子測量技術
전자측량기술
ELECTRONIC MEASUREMENT TECHNOLOGY
2011年
8期
27-30
,共4页
秦小芳%龙兵%曾浩%潘卉青
秦小芳%龍兵%曾浩%潘卉青
진소방%룡병%증호%반훼청
Farrow结构%FD滤波器%FPGA%最优化方法%VerilogHDL
Farrow結構%FD濾波器%FPGA%最優化方法%VerilogHDL
Farrow결구%FD려파기%FPGA%최우화방법%VerilogHDL
实现1种基于Farrow结构分数时延(Fractional Delay,FD)滤波器对并行采样中时间非均匀误差的实时校正.采用优化设计的方法,求解Farrow结构FD滤波器的各子滤波器系数,在尽可能资源消耗少的情况下,使设计偏差较小,保证后续时延误差估计和校正的精度,并在Xilinx的FPGA中实现时间误差的校正.理论分析和实验结果表明本算法具有稳定性,算法所设计滤波器可用于动态时间补偿,所设计滤波器结构简单,资源消耗少,易于在硬件中实现,且校正效果明显.
實現1種基于Farrow結構分數時延(Fractional Delay,FD)濾波器對併行採樣中時間非均勻誤差的實時校正.採用優化設計的方法,求解Farrow結構FD濾波器的各子濾波器繫數,在儘可能資源消耗少的情況下,使設計偏差較小,保證後續時延誤差估計和校正的精度,併在Xilinx的FPGA中實現時間誤差的校正.理論分析和實驗結果錶明本算法具有穩定性,算法所設計濾波器可用于動態時間補償,所設計濾波器結構簡單,資源消耗少,易于在硬件中實現,且校正效果明顯.
실현1충기우Farrow결구분수시연(Fractional Delay,FD)려파기대병행채양중시간비균균오차적실시교정.채용우화설계적방법,구해Farrow결구FD려파기적각자려파기계수,재진가능자원소모소적정황하,사설계편차교소,보증후속시연오차고계화교정적정도,병재Xilinx적FPGA중실현시간오차적교정.이론분석화실험결과표명본산법구유은정성,산법소설계려파기가용우동태시간보상,소설계려파기결구간단,자원소모소,역우재경건중실현,차교정효과명현.
