采用FPGA的高速CCD相机的时钟发生器
채용FPGA적고속CCD상궤적시종발생기
Timing generator of a high speed CCD camera using FPGA
  • 万方数据
    传感器技术 전감기기술
    JOURNAL OF TRANSDUCER TECHNOLOGY
    2002年 10期 13-15,18 ,共4页

    冯勇%牟丹丹%杨旭强%董岩%陈硕

    풍용%모단단%양욱강%동암%진석

    电荷耦合器件%时间延迟积分%现场可编程逻辑阵列 電荷耦閤器件%時間延遲積分%現場可編程邏輯陣列
    전하우합기건%시간연지적분%현장가편정라집진렬
    采用IL-E2 TDI CCD做为传感器,与计算机构成了成像系统,并在计算机CRT上显示出图像.主要介绍高速CCD相机的工作时钟产生电路的设计,采用大规模集成电路FPGA实现了该工作时钟驱动电路,采用AHDL语言对工作时钟驱动电路进行了硬件描述,并利用Max Plus2软件对所设计的工作时钟驱动电路进行了仿真,最后对FPGA器件进行了编程和硬件电路调试,进而实现了整个CCD相机的控制.
    채용IL-E2 TDI CCD주위전감기,여계산궤구성료성상계통,병재계산궤CRT상현시출도상.주요개소고속CCD상궤적공작시종산생전로적설계,채용대규모집성전로FPGA실현료해공작시종구동전로,채용AHDL어언대공작시종구동전로진행료경건묘술,병이용Max Plus2연건대소설계적공작시종구동전로진행료방진,최후대FPGA기건진행료편정화경건전로조시,진이실현료정개CCD상궤적공제.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문