固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2004年
2期
191-195
,共5页
朱樟明%杨银堂%柴常春%殷和国%张春朋%付永朝%杨冰
硃樟明%楊銀堂%柴常春%慇和國%張春朋%付永朝%楊冰
주장명%양은당%시상춘%은화국%장춘붕%부영조%양빙
电流舵DAC开关序列%电流开关驱动器%带隙基准源
電流舵DAC開關序列%電流開關驅動器%帶隙基準源
전류타DAC개관서렬%전류개관구동기%대극기준원
基于TSMC 0.35 μm CMOS工艺设计了一种工作电压为3 V/5 V的14位100MSPS DAC.14位DAC在50Ω负载条件下满量程电流可达20 mA.当采样速率为100 MHz时,5 V电源的满量程条件下功耗为190mW,而3 V时的相应功耗为45 mW该DAC的积分非线性误差(INL)为±1.5 LSB,微分非线性误差(DNL)为±0.75LSB.在125MSPS,输出频率为10 MHz条件下的无杂波动态范围(SFDR)为72 dBc.
基于TSMC 0.35 μm CMOS工藝設計瞭一種工作電壓為3 V/5 V的14位100MSPS DAC.14位DAC在50Ω負載條件下滿量程電流可達20 mA.噹採樣速率為100 MHz時,5 V電源的滿量程條件下功耗為190mW,而3 V時的相應功耗為45 mW該DAC的積分非線性誤差(INL)為±1.5 LSB,微分非線性誤差(DNL)為±0.75LSB.在125MSPS,輸齣頻率為10 MHz條件下的無雜波動態範圍(SFDR)為72 dBc.
기우TSMC 0.35 μm CMOS공예설계료일충공작전압위3 V/5 V적14위100MSPS DAC.14위DAC재50Ω부재조건하만량정전류가체20 mA.당채양속솔위100 MHz시,5 V전원적만량정조건하공모위190mW,이3 V시적상응공모위45 mW해DAC적적분비선성오차(INL)위±1.5 LSB,미분비선성오차(DNL)위±0.75LSB.재125MSPS,수출빈솔위10 MHz조건하적무잡파동태범위(SFDR)위72 dBc.
