电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2011年
1期
58-61
,共4页
时分多址%现场可编程门阵列%双口随机访问存储器%IP核%芯片资源
時分多阯%現場可編程門陣列%雙口隨機訪問存儲器%IP覈%芯片資源
시분다지%현장가편정문진렬%쌍구수궤방문존저기%IP핵%심편자원
利用FPGA实现时分多址的方法有很多种,但大多数方法都对FPGA芯片资源的占用非常巨大.针对这一问题,提出一种改进型方法来实现时分多址.通过使用FPGA芯片内部的双口随机访问存储器(双口RAM),利用同一块RAM采用两套时钟线,地址线和数据线,例化双口RAM的IP核后,在占用较少1WGA芯片资源的前提下,信号实现了时分多址格式的传输.通过时程序进行仿真和验证,证明了该算法的可用性,与传统方法相比,芯片资源的占用率明显降低.
利用FPGA實現時分多阯的方法有很多種,但大多數方法都對FPGA芯片資源的佔用非常巨大.針對這一問題,提齣一種改進型方法來實現時分多阯.通過使用FPGA芯片內部的雙口隨機訪問存儲器(雙口RAM),利用同一塊RAM採用兩套時鐘線,地阯線和數據線,例化雙口RAM的IP覈後,在佔用較少1WGA芯片資源的前提下,信號實現瞭時分多阯格式的傳輸.通過時程序進行倣真和驗證,證明瞭該算法的可用性,與傳統方法相比,芯片資源的佔用率明顯降低.
이용FPGA실현시분다지적방법유흔다충,단대다수방법도대FPGA심편자원적점용비상거대.침대저일문제,제출일충개진형방법래실현시분다지.통과사용FPGA심편내부적쌍구수궤방문존저기(쌍구RAM),이용동일괴RAM채용량투시종선,지지선화수거선,례화쌍구RAM적IP핵후,재점용교소1WGA심편자원적전제하,신호실현료시분다지격식적전수.통과시정서진행방진화험증,증명료해산법적가용성,여전통방법상비,심편자원적점용솔명현강저.
