半导体技术
半導體技術
반도체기술
SEMICONDUCTOR TECHNOLOGY
2008年
8期
730-733
,共4页
陈磊%陈子晏%杨华%赖宗声%景为平
陳磊%陳子晏%楊華%賴宗聲%景為平
진뢰%진자안%양화%뢰종성%경위평
输入输出接口模块%可编程控制%JEDEC标准%可编程延迟
輸入輸齣接口模塊%可編程控製%JEDEC標準%可編程延遲
수입수출접구모괴%가편정공제%JEDEC표준%가편정연지
设计并制作了一种基于SMIC18混合信号工艺,可用于高性能数字芯片中的多协议、可编程输入接口电路.Cadence SPECTRE仿真及测试结果表明,电路可以在多种不同的JEDEC标准协议下工作并自由切换,并加入可控延迟,根据不同协议,电路可以编程选择不同的输入缓冲路径,在同一模块上集成10种JEDEC协议标准.电路同时可以在高至200 MHz的HSTL协议下工作,也可以满足LVTTL等协议的5 V耐压需求.
設計併製作瞭一種基于SMIC18混閤信號工藝,可用于高性能數字芯片中的多協議、可編程輸入接口電路.Cadence SPECTRE倣真及測試結果錶明,電路可以在多種不同的JEDEC標準協議下工作併自由切換,併加入可控延遲,根據不同協議,電路可以編程選擇不同的輸入緩遲路徑,在同一模塊上集成10種JEDEC協議標準.電路同時可以在高至200 MHz的HSTL協議下工作,也可以滿足LVTTL等協議的5 V耐壓需求.
설계병제작료일충기우SMIC18혼합신호공예,가용우고성능수자심편중적다협의、가편정수입접구전로.Cadence SPECTRE방진급측시결과표명,전로가이재다충불동적JEDEC표준협의하공작병자유절환,병가입가공연지,근거불동협의,전로가이편정선택불동적수입완충로경,재동일모괴상집성10충JEDEC협의표준.전로동시가이재고지200 MHz적HSTL협의하공작,야가이만족LVTTL등협의적5 V내압수구.
