电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2011年
7期
35-38,43
,共5页
文燕%张枫%李天贺%李娜
文燕%張楓%李天賀%李娜
문연%장풍%리천하%리나
nlDMOS%漂移区%场极板%击穿电压
nlDMOS%漂移區%場極闆%擊穿電壓
nlDMOS%표이구%장겁판%격천전압
为了不增加器件成本,方便和低压器件集成到一起时实现自主隔离,因而迫切需要解决既能兼容普通半导体材料工艺又能达到相应技术性能要求的器件设计.为此设计了一种采用NWELL而非N-外延层作为nLDMOS的漂移区,在漏源极两端都加上了场极板的nLDMOS结构.而漂移区的结构及场极板设计是控制源漏击穿电压的关键.我们利用半导体工艺模拟软件Athena和Atlas着重对NWELL漂移区的长度、注入剂量、结深与器件的耐压关系以及场极板的长度与器件的耐压关系进行了模拟仿真.最后利用迭代法对这些参数进行了优化,得到了700V nLDMOS击穿电压的次优解.通过在CMOS工艺线上流片验证,得出此器件的耐压能达700V,与模拟仿真一致.
為瞭不增加器件成本,方便和低壓器件集成到一起時實現自主隔離,因而迫切需要解決既能兼容普通半導體材料工藝又能達到相應技術性能要求的器件設計.為此設計瞭一種採用NWELL而非N-外延層作為nLDMOS的漂移區,在漏源極兩耑都加上瞭場極闆的nLDMOS結構.而漂移區的結構及場極闆設計是控製源漏擊穿電壓的關鍵.我們利用半導體工藝模擬軟件Athena和Atlas著重對NWELL漂移區的長度、註入劑量、結深與器件的耐壓關繫以及場極闆的長度與器件的耐壓關繫進行瞭模擬倣真.最後利用迭代法對這些參數進行瞭優化,得到瞭700V nLDMOS擊穿電壓的次優解.通過在CMOS工藝線上流片驗證,得齣此器件的耐壓能達700V,與模擬倣真一緻.
위료불증가기건성본,방편화저압기건집성도일기시실현자주격리,인이박절수요해결기능겸용보통반도체재료공예우능체도상응기술성능요구적기건설계.위차설계료일충채용NWELL이비N-외연층작위nLDMOS적표이구,재루원겁량단도가상료장겁판적nLDMOS결구.이표이구적결구급장겁판설계시공제원루격천전압적관건.아문이용반도체공예모의연건Athena화Atlas착중대NWELL표이구적장도、주입제량、결심여기건적내압관계이급장겁판적장도여기건적내압관계진행료모의방진.최후이용질대법대저사삼수진행료우화,득도료700V nLDMOS격천전압적차우해.통과재CMOS공예선상류편험증,득출차기건적내압능체700V,여모의방진일치.
