东南大学学报（自然科学版）
東南大學學報（自然科學版）
동남대학학보（자연과학판）
JOURNAL OF SOUTHEAST UNIVERSITY
2011年
6期
1132-1136
,共5页
刘文松%朱恩%王健%徐龙涛%黄宁
劉文鬆%硃恩%王健%徐龍濤%黃寧
류문송%주은%왕건%서룡도%황저
JPEG2000%位平面编码%通道并行%位平面并行%VLSI
JPEG2000%位平麵編碼%通道併行%位平麵併行%VLSI
JPEG2000%위평면편마%통도병행%위평면병행%VLSI
研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码；每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9 Mcoefficient/sec的处理能力,可满足现有图像实时处理要求.
研究瞭JPEG2000位平麵編碼器的算法和全併行電路結構.以單列樣本點作為數據單元,分析瞭通道編碼過程中數據的關聯性.隻需緩存前一列樣本點的顯著性狀態信息,併讀取噹前列和後續2列的原始數據,便可在一箇編碼窗口內完成噹前列的通道和位平麵併行編碼；每次僅需讀入一列新的數據,即可實現編碼循環.據此設計瞭三級流水線的全併行電路結構,僅需259箇週期就可處理完32×32的小波子帶,同時保持瞭較低的硬件開銷.FPGA綜閤結果錶明,繫統時鐘可以綜閤到76.355 MHz,達到301.9 Mcoefficient/sec的處理能力,可滿足現有圖像實時處理要求.
연구료JPEG2000위평면편마기적산법화전병행전로결구.이단렬양본점작위수거단원,분석료통도편마과정중수거적관련성.지수완존전일렬양본점적현저성상태신식,병독취당전렬화후속2렬적원시수거,편가재일개편마창구내완성당전렬적통도화위평면병행편마；매차부수독입일렬신적수거,즉가실현편마순배.거차설계료삼급류수선적전병행전로결구,부수259개주기취가처리완32×32적소파자대,동시보지료교저적경건개소.FPGA종합결과표명,계통시종가이종합도76.355 MHz,체도301.9 Mcoefficient/sec적처리능력,가만족현유도상실시처리요구.
