天津大学学报
天津大學學報
천진대학학보
JOURNAL OF TIANJIN UNIVERSITY SCIENCE AND TECHNOLOGY
2012年
4期
331-337
,共7页
频率响应屏蔽%全相位%陷波器%衰减特性%DSP Builder%FPGA
頻率響應屏蔽%全相位%陷波器%衰減特性%DSP Builder%FPGA
빈솔향응병폐%전상위%함파기%쇠감특성%DSP Builder%FPGA
为设计出陷波点可精确控制、具有高陷波深度及低硬件复杂度的陷波器,提出了一种结合频率响应屏蔽(FRM)技术与全相位滤波技术的高效陷波器实现结构.在分析双相移组合全相位陷波器陷波深度不足的基础上,指出原型滤波器和屏蔽滤波器内含的单窗全相位卷积窗是陷波深度得以大幅度增大的根本原因,理论推导出陷波器频率响应表达式,证明了在平移参数λ取非1/2整数倍的情况下,提出的陷波结构无需任何补偿和校正措施,其陷波深度高达约- 200dB.借助Altera开发工具DSP Builder对所提出的陷波结构进行建模、仿真,产生Quartus Ⅱ能够识别的VHDL源程序,利用ModelSim进行RTL级仿真,综合、适配并下载至FPGA芯片.实验结果验证了设计方法的正确性和实用性.
為設計齣陷波點可精確控製、具有高陷波深度及低硬件複雜度的陷波器,提齣瞭一種結閤頻率響應屏蔽(FRM)技術與全相位濾波技術的高效陷波器實現結構.在分析雙相移組閤全相位陷波器陷波深度不足的基礎上,指齣原型濾波器和屏蔽濾波器內含的單窗全相位捲積窗是陷波深度得以大幅度增大的根本原因,理論推導齣陷波器頻率響應錶達式,證明瞭在平移參數λ取非1/2整數倍的情況下,提齣的陷波結構無需任何補償和校正措施,其陷波深度高達約- 200dB.藉助Altera開髮工具DSP Builder對所提齣的陷波結構進行建模、倣真,產生Quartus Ⅱ能夠識彆的VHDL源程序,利用ModelSim進行RTL級倣真,綜閤、適配併下載至FPGA芯片.實驗結果驗證瞭設計方法的正確性和實用性.
위설계출함파점가정학공제、구유고함파심도급저경건복잡도적함파기,제출료일충결합빈솔향응병폐(FRM)기술여전상위려파기술적고효함파기실현결구.재분석쌍상이조합전상위함파기함파심도불족적기출상,지출원형려파기화병폐려파기내함적단창전상위권적창시함파심도득이대폭도증대적근본원인,이론추도출함파기빈솔향응표체식,증명료재평이삼수λ취비1/2정수배적정황하,제출적함파결구무수임하보상화교정조시,기함파심도고체약- 200dB.차조Altera개발공구DSP Builder대소제출적함파결구진행건모、방진,산생Quartus Ⅱ능구식별적VHDL원정서,이용ModelSim진행RTL급방진,종합、괄배병하재지FPGA심편.실험결과험증료설계방법적정학성화실용성.
