机电工程
機電工程
궤전공정
MECHANICAL & ELECTRICAL ENGINEERING MAGAZINE
2012年
8期
941-944
,共4页
吴俊%邱建琪%史涔溦%王莉
吳俊%邱建琪%史涔溦%王莉
오준%구건기%사잠미%왕리
异步电动机%现场可编程门阵列%V/F变频调速系统%空间电压矢量脉宽调制
異步電動機%現場可編程門陣列%V/F變頻調速繫統%空間電壓矢量脈寬調製
이보전동궤%현장가편정문진렬%V/F변빈조속계통%공간전압시량맥관조제
针对传统的单片机(MCU)或数字信号处理器(DSP)以软件方式实现的控制系统普遍存在速度慢、稳定性差等问题,以实现全数字电机控制器的集成化为背景,提出了一种基于现场可编程门阵列( FPGA)的空间电压矢量脉宽调制(SVPWM)硬件设计方案,并结合EDA模块化的设计方法和Verilog HDL硬件描述语言,在一片FPGA芯片中得到了验证和实现；采用“top-down”设计思想,对系统按功能划分模块进行了设计；首先对各功能模块进行了设计、仿真、验证,然后将整个系统组合起来进行了仿真、验证,最后利用FPGA进行了硬件验证;在此基础上,完成了异步电机SVPWM调制方式的V/F开环变频调速系统的实验.研究结果表明,该系统稳定性高、占用资源少、复用性高,在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性,为设计高性能的电机控制专用芯片奠定了基础.
針對傳統的單片機(MCU)或數字信號處理器(DSP)以軟件方式實現的控製繫統普遍存在速度慢、穩定性差等問題,以實現全數字電機控製器的集成化為揹景,提齣瞭一種基于現場可編程門陣列( FPGA)的空間電壓矢量脈寬調製(SVPWM)硬件設計方案,併結閤EDA模塊化的設計方法和Verilog HDL硬件描述語言,在一片FPGA芯片中得到瞭驗證和實現；採用“top-down”設計思想,對繫統按功能劃分模塊進行瞭設計；首先對各功能模塊進行瞭設計、倣真、驗證,然後將整箇繫統組閤起來進行瞭倣真、驗證,最後利用FPGA進行瞭硬件驗證;在此基礎上,完成瞭異步電機SVPWM調製方式的V/F開環變頻調速繫統的實驗.研究結果錶明,該繫統穩定性高、佔用資源少、複用性高,在實時性、靈活性等方麵有著MCU、DSP無法比擬的優越性,為設計高性能的電機控製專用芯片奠定瞭基礎.
침대전통적단편궤(MCU)혹수자신호처리기(DSP)이연건방식실현적공제계통보편존재속도만、은정성차등문제,이실현전수자전궤공제기적집성화위배경,제출료일충기우현장가편정문진렬( FPGA)적공간전압시량맥관조제(SVPWM)경건설계방안,병결합EDA모괴화적설계방법화Verilog HDL경건묘술어언,재일편FPGA심편중득도료험증화실현；채용“top-down”설계사상,대계통안공능화분모괴진행료설계；수선대각공능모괴진행료설계、방진、험증,연후장정개계통조합기래진행료방진、험증,최후이용FPGA진행료경건험증;재차기출상,완성료이보전궤SVPWM조제방식적V/F개배변빈조속계통적실험.연구결과표명,해계통은정성고、점용자원소、복용성고,재실시성、령활성등방면유착MCU、DSP무법비의적우월성,위설계고성능적전궤공제전용심편전정료기출.
