电子工艺技术
電子工藝技術
전자공예기술
ELECTRONICS PROCESS TECHNOLOGY
2005年
6期
349-351,354
,共4页
谭静%李竞春%杨谟华%徐婉静%张静
譚靜%李競春%楊謨華%徐婉靜%張靜
담정%리경춘%양모화%서완정%장정
Strained Si%CMOS%离子注入%双阱%源漏
Strained Si%CMOS%離子註入%雙阱%源漏
Strained Si%CMOS%리자주입%쌍정%원루
为避免应变Si沟道(Strained Si channel)CMOS工艺中的高温过程,通过选择合适的离子注入能量和剂量,采用快速热退火(RTP)工艺,制备出适合做应变Si沟道CMOS的双阱及源漏.霍尔测试得表面电子迁移率为1117cm2/V·s,载流子激活率为98%;原子力显微镜测试表明应变Si表面RMS为110 nm;XRD测试虚拟衬底SiGe弛豫度达96.41%;源漏结击穿电压为43.64V.
為避免應變Si溝道(Strained Si channel)CMOS工藝中的高溫過程,通過選擇閤適的離子註入能量和劑量,採用快速熱退火(RTP)工藝,製備齣適閤做應變Si溝道CMOS的雙阱及源漏.霍爾測試得錶麵電子遷移率為1117cm2/V·s,載流子激活率為98%;原子力顯微鏡測試錶明應變Si錶麵RMS為110 nm;XRD測試虛擬襯底SiGe弛豫度達96.41%;源漏結擊穿電壓為43.64V.
위피면응변Si구도(Strained Si channel)CMOS공예중적고온과정,통과선택합괄적리자주입능량화제량,채용쾌속열퇴화(RTP)공예,제비출괄합주응변Si구도CMOS적쌍정급원루.곽이측시득표면전자천이솔위1117cm2/V·s,재류자격활솔위98%;원자력현미경측시표명응변Si표면RMS위110 nm;XRD측시허의츤저SiGe이예도체96.41%;원루결격천전압위43.64V.
