微电子学
微電子學
미전자학
MICROELECTRONICS
2008年
1期
100-103,107
,共5页
全耗尽器件%金属栅%SOI CMOS%MOSFET%短沟道效应
全耗儘器件%金屬柵%SOI CMOS%MOSFET%短溝道效應
전모진기건%금속책%SOI CMOS%MOSFET%단구도효응
实验并研究了采用金属栅工艺的全耗尽SOI MOS器件.采用LDD结构,以减小热载流子效应,防止漏击穿;采用突起的源漏区,以增加源漏区的厚度,并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低寄生电阻,减小静态功耗.研究并分析了硅膜厚度对阈值电压和阈值电压漂移的影响,以及对本征栅电容和静态功耗的影响.与采用常规工艺的器件相比,提高了输出驱动电流,改善了器件的亚阈值特性,特别是在沟道掺杂浓度比较低的情况下,能得到非常合适的阈值电压.
實驗併研究瞭採用金屬柵工藝的全耗儘SOI MOS器件.採用LDD結構,以減小熱載流子效應,防止漏擊穿;採用突起的源漏區,以增加源漏區的厚度,併減小源漏區的串聯電阻,以增彊器件的電流驅動能力,降低寄生電阻,減小靜態功耗.研究併分析瞭硅膜厚度對閾值電壓和閾值電壓漂移的影響,以及對本徵柵電容和靜態功耗的影響.與採用常規工藝的器件相比,提高瞭輸齣驅動電流,改善瞭器件的亞閾值特性,特彆是在溝道摻雜濃度比較低的情況下,能得到非常閤適的閾值電壓.
실험병연구료채용금속책공예적전모진SOI MOS기건.채용LDD결구,이감소열재류자효응,방지루격천;채용돌기적원루구,이증가원루구적후도,병감소원루구적천련전조,이증강기건적전류구동능력,강저기생전조,감소정태공모.연구병분석료규막후도대역치전압화역치전압표이적영향,이급대본정책전용화정태공모적영향.여채용상규공예적기건상비,제고료수출구동전류,개선료기건적아역치특성,특별시재구도참잡농도비교저적정황하,능득도비상합괄적역치전압.
