山东科技大学学报：自然科学版
山東科技大學學報：自然科學版
산동과기대학학보：자연과학판
Journal of Shandong Univ of Sci and Technol: Nat Sci
2011年
4期
86-94
,共9页
三角积分调变器%主动式电阻电容电路%数据加权平均电路
三角積分調變器%主動式電阻電容電路%數據加權平均電路
삼각적분조변기%주동식전조전용전로%수거가권평균전로
sigma-delta modulator%active RC circuit%DWA circuit
设计并实现应用于WiMAX的1.2 V连续时间三角积分（Δ-Σ）调变器的芯片,该调变器主要包含主动式电阻电容（active-RC）电路、数据加权平均（DWA,data-weighted averaging）电路、回授DAC电路和四位元（4-bit）量化器,芯片设计使用TSMC 0.18μm CMOS的制程来实现。量测结果显示,在取样频率160 MHz、超取样比（OSR,oversampling ratio）为8、频宽为10 MHz时,最大的讯号杂讯比（SNR,signal-to-noise ratio）与讯号杂讯失真比（SNDR）分别为51 dB与48 dB,ENOB=7.7位元（bit）,动态范围为54 dB,包含焊接垫（pads）的芯片面积为1.156（0.9×1.284）mm2,功耗仅19.8 mW。
設計併實現應用于WiMAX的1.2 V連續時間三角積分（Δ-Σ）調變器的芯片,該調變器主要包含主動式電阻電容（active-RC）電路、數據加權平均（DWA,data-weighted averaging）電路、迴授DAC電路和四位元（4-bit）量化器,芯片設計使用TSMC 0.18μm CMOS的製程來實現。量測結果顯示,在取樣頻率160 MHz、超取樣比（OSR,oversampling ratio）為8、頻寬為10 MHz時,最大的訊號雜訊比（SNR,signal-to-noise ratio）與訊號雜訊失真比（SNDR）分彆為51 dB與48 dB,ENOB=7.7位元（bit）,動態範圍為54 dB,包含銲接墊（pads）的芯片麵積為1.156（0.9×1.284）mm2,功耗僅19.8 mW。
설계병실현응용우WiMAX적1.2 V련속시간삼각적분（Δ-Σ）조변기적심편,해조변기주요포함주동식전조전용（active-RC）전로、수거가권평균（DWA,data-weighted averaging）전로、회수DAC전로화사위원（4-bit）양화기,심편설계사용TSMC 0.18μm CMOS적제정래실현。량측결과현시,재취양빈솔160 MHz、초취양비（OSR,oversampling ratio）위8、빈관위10 MHz시,최대적신호잡신비（SNR,signal-to-noise ratio）여신호잡신실진비（SNDR）분별위51 dB여48 dB,ENOB=7.7위원（bit）,동태범위위54 dB,포함한접점（pads）적심편면적위1.156（0.9×1.284）mm2,공모부19.8 mW。
This study devoted to the chip design of a 1.2 V continuous-time sigma-delta（Δ-Σ）modulator for WiMAX applications.The proposed modulator mainly contains active-RC integrators,DWA（digital-weighted average）circuits,feedback DAC circuits,and a 4-bit quantizer and was fabricated in TSMC 0.18 um CMOS process.Measurement results showed that the chip achieved 51-dB SNR,48-dB SNDR,54-dB dynamic range and 7.7-bit ENOB at a signal bandwidth of 10 MHz and under the conditions of sampling rate of 160 MHz and OSR（oversampling ratio）of 8.The chip area including pads is 1.156（0.9×1.284）mm2 and the power consumption is 19.8 mW.
