用Verilog HDL实现基于FPGA的通用分频器的设计
용Verilog HDL실현기우FPGA적통용분빈기적설계
Design of General Frequency Divider Based on FPGA Using Verilog HDL
  • 万方数据
    科技广场 과기엄장
    SCIENCE TECHNOLOGY PLAZA
    2008年 10期 215-216 ,共2页

    罗浩%许艳%仲佳嘉

    라호%허염%중가가

    数字逻辑电路设计%分频器%FPGA%Verilog HDL 數字邏輯電路設計%分頻器%FPGA%Verilog HDL
    수자라집전로설계%분빈기%FPGA%Verilog HDL
    在数字逻辑电路设计中,常常遇到一些对时钏分频的需求.本文实现了一种基于FPGAFPGA的软件化的分频方法,通过对不同的Verilog HDL语言程序语句进行比较分析和仿真综合.
    재수자라집전로설계중,상상우도일사대시천분빈적수구.본문실현료일충기우FPGAFPGA적연건화적분빈방법,통과대불동적Verilog HDL어언정서어구진행비교분석화방진종합.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문