杭州电子科技大学学报
杭州電子科技大學學報
항주전자과기대학학보
JOURNAL OF HANGZHOU DIANZI UNIVERSITY
2006年
1期
63-66
,共4页
微处理器%优化设计%执行效率
微處理器%優化設計%執行效率
미처리기%우화설계%집행효솔
该文提出了多种改善微处理器设计的优化方法.在系统结构上,采用四级流水结构,改善了微处理器的执行效率;为了解决数据相关问题,采用了bypass技术,并进一步提高了流水线的效率.在CPU结构上,采用纯组合逻辑电路和改进的ALU算法,来提高处理器的速度.最后,对该CPU核完成了仿真和综合,并在FPGA上成功地实现.实验结果表明设计的SOC处理器在指令上与通用的PIC16C57的处理器兼容,而执行效率为其4倍,系统时钟可达到40MHz以上.
該文提齣瞭多種改善微處理器設計的優化方法.在繫統結構上,採用四級流水結構,改善瞭微處理器的執行效率;為瞭解決數據相關問題,採用瞭bypass技術,併進一步提高瞭流水線的效率.在CPU結構上,採用純組閤邏輯電路和改進的ALU算法,來提高處理器的速度.最後,對該CPU覈完成瞭倣真和綜閤,併在FPGA上成功地實現.實驗結果錶明設計的SOC處理器在指令上與通用的PIC16C57的處理器兼容,而執行效率為其4倍,繫統時鐘可達到40MHz以上.
해문제출료다충개선미처리기설계적우화방법.재계통결구상,채용사급류수결구,개선료미처리기적집행효솔;위료해결수거상관문제,채용료bypass기술,병진일보제고료류수선적효솔.재CPU결구상,채용순조합라집전로화개진적ALU산법,래제고처리기적속도.최후,대해CPU핵완성료방진화종합,병재FPGA상성공지실현.실험결과표명설계적SOC처리기재지령상여통용적PIC16C57적처리기겸용,이집행효솔위기4배,계통시종가체도40MHz이상.
