电子学报
電子學報
전자학보
ACTA ELECTRONICA SINICA
2002年
8期
1250-1252
,共3页
张多利%李丽%高明伦%程作仁
張多利%李麗%高明倫%程作仁
장다리%리려%고명륜%정작인
可配置%非幂方分频器%Verilog-HDL
可配置%非冪方分頻器%Verilog-HDL
가배치%비멱방분빈기%Verilog-HDL
本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器,采用这种全新思路设计的非幂方分频器分频范围很宽,分频输出对后续分频支持好,非常适用于通讯接口中的波特率时钟设计.此外,这种设计思路对系统定时电路和节拍控制电路设计也有一定的借鉴意义.
本文採用基于計數空間完全劃分和週期插入控製計數過程方法設計瞭非冪方分頻器,採用這種全新思路設計的非冪方分頻器分頻範圍很寬,分頻輸齣對後續分頻支持好,非常適用于通訊接口中的波特率時鐘設計.此外,這種設計思路對繫統定時電路和節拍控製電路設計也有一定的藉鑒意義.
본문채용기우계수공간완전화분화주기삽입공제계수과정방법설계료비멱방분빈기,채용저충전신사로설계적비멱방분빈기분빈범위흔관,분빈수출대후속분빈지지호,비상괄용우통신접구중적파특솔시종설계.차외,저충설계사로대계통정시전로화절박공제전로설계야유일정적차감의의.
