无线电工程
無線電工程
무선전공정
RADIO ENGINEERING OF CHINA
2001年
z1期
261-263
,共3页
VHDL EDA 仿真 综合
VHDL EDA 倣真 綜閤
VHDL EDA 방진 종합
本文应用VHDL语言设计了一个以时序逻辑方式构成的8位乘法器,节省了硬件芯片资源,给出了仿真波形.
本文應用VHDL語言設計瞭一箇以時序邏輯方式構成的8位乘法器,節省瞭硬件芯片資源,給齣瞭倣真波形.
본문응용VHDL어언설계료일개이시서라집방식구성적8위승법기,절성료경건심편자원,급출료방진파형.
