半导体学报
半導體學報
반도체학보
CHINESE JOURNAL OF SEMICONDUCTORS
2004年
9期
1169-1174
,共6页
漏电流功耗%堆积因子%有效宽度%高阻态
漏電流功耗%堆積因子%有效寬度%高阻態
루전류공모%퇴적인자%유효관도%고조태
提出了一种自顶向下的基于晶体管级的全定制IP漏电流功耗计算方法,该方法计算快速高效,实用性强,取代了以往完全依靠软件仿真进行功耗计算的技术.在设计龙芯Ⅱ号CPU中的全定制IP时应用了此方法,该芯片采用的是中芯国际0.18μm CMOS工艺技术.为了验证该方法,把计算结果与Synopsys公司的Nanosim仿真结果进行对比,误差只有10%左右.由于软件仿真需要大量的测试激励与计算时间,而该方法不需要外加测试激励便可以计算出全定制IP漏电流功耗,并能快速找到其模块所在位置,使设计周期大为缩短,因此完全可以针对这种计算方法开发相应软件及进行应用.
提齣瞭一種自頂嚮下的基于晶體管級的全定製IP漏電流功耗計算方法,該方法計算快速高效,實用性彊,取代瞭以往完全依靠軟件倣真進行功耗計算的技術.在設計龍芯Ⅱ號CPU中的全定製IP時應用瞭此方法,該芯片採用的是中芯國際0.18μm CMOS工藝技術.為瞭驗證該方法,把計算結果與Synopsys公司的Nanosim倣真結果進行對比,誤差隻有10%左右.由于軟件倣真需要大量的測試激勵與計算時間,而該方法不需要外加測試激勵便可以計算齣全定製IP漏電流功耗,併能快速找到其模塊所在位置,使設計週期大為縮短,因此完全可以針對這種計算方法開髮相應軟件及進行應用.
제출료일충자정향하적기우정체관급적전정제IP루전류공모계산방법,해방법계산쾌속고효,실용성강,취대료이왕완전의고연건방진진행공모계산적기술.재설계룡심Ⅱ호CPU중적전정제IP시응용료차방법,해심편채용적시중심국제0.18μm CMOS공예기술.위료험증해방법,파계산결과여Synopsys공사적Nanosim방진결과진행대비,오차지유10%좌우.유우연건방진수요대량적측시격려여계산시간,이해방법불수요외가측시격려편가이계산출전정제IP루전류공모,병능쾌속조도기모괴소재위치,사설계주기대위축단,인차완전가이침대저충계산방법개발상응연건급진행응용.
