西安交通大学学报
西安交通大學學報
서안교통대학학보
JOURNAL OF XI'AN JIAOTONG UNIVERSITY
2007年
4期
463-466
,共4页
完全集成DC/DC转换器%多层平面电感%建模%品质因数
完全集成DC/DC轉換器%多層平麵電感%建模%品質因數
완전집성DC/DC전환기%다층평면전감%건모%품질인수
为提高完全集成低压低功率DC/DC转换器转换效率与输出电流能力,提出了一种多层混联螺旋电感结构.该结构基于标准0.5 μm 2P3M CMOS工艺,将下面较薄的两层金属线圈多点并联,再与最上层金属线圈串联.多点并联结构有效地增加了等效金属层的厚度,串联结构增加了线圈之间的互感值,从而可以在不增加额外工艺成本的条件下显著提高平面电感的品质因数、单位面积电感值和电感线圈的电流承受能力.所提出的模型为完全集成DC/DC转换器的整体电路模拟分析提供了便利基础.基于0.5μm 2P3M CMOS硅衬底工艺的模拟计算结果表明,在DC/DC转换器工作频段50～400 MHz,取得了预期电感的设计效果,最大品质因数值达4.2,单位面积电感值达到83 mH/m2,可以承受的电流达90 mA.电感芯片测试结果与模型模拟结果基本吻合.
為提高完全集成低壓低功率DC/DC轉換器轉換效率與輸齣電流能力,提齣瞭一種多層混聯螺鏇電感結構.該結構基于標準0.5 μm 2P3M CMOS工藝,將下麵較薄的兩層金屬線圈多點併聯,再與最上層金屬線圈串聯.多點併聯結構有效地增加瞭等效金屬層的厚度,串聯結構增加瞭線圈之間的互感值,從而可以在不增加額外工藝成本的條件下顯著提高平麵電感的品質因數、單位麵積電感值和電感線圈的電流承受能力.所提齣的模型為完全集成DC/DC轉換器的整體電路模擬分析提供瞭便利基礎.基于0.5μm 2P3M CMOS硅襯底工藝的模擬計算結果錶明,在DC/DC轉換器工作頻段50～400 MHz,取得瞭預期電感的設計效果,最大品質因數值達4.2,單位麵積電感值達到83 mH/m2,可以承受的電流達90 mA.電感芯片測試結果與模型模擬結果基本吻閤.
위제고완전집성저압저공솔DC/DC전환기전환효솔여수출전류능력,제출료일충다층혼련라선전감결구.해결구기우표준0.5 μm 2P3M CMOS공예,장하면교박적량층금속선권다점병련,재여최상층금속선권천련.다점병련결구유효지증가료등효금속층적후도,천련결구증가료선권지간적호감치,종이가이재불증가액외공예성본적조건하현저제고평면전감적품질인수、단위면적전감치화전감선권적전류승수능력.소제출적모형위완전집성DC/DC전환기적정체전로모의분석제공료편리기출.기우0.5μm 2P3M CMOS규츤저공예적모의계산결과표명,재DC/DC전환기공작빈단50～400 MHz,취득료예기전감적설계효과,최대품질인수치체4.2,단위면적전감치체도83 mH/m2,가이승수적전류체90 mA.전감심편측시결과여모형모의결과기본문합.
