微电子学
微電子學
미전자학
MICROELECTRONICS
2010年
4期
566-569
,共4页
加法器%全定制%Brent-Kung树%差分多米诺逻辑%Advance MS
加法器%全定製%Brent-Kung樹%差分多米諾邏輯%Advance MS
가법기%전정제%Brent-Kung수%차분다미낙라집%Advance MS
采用一种加速全定制IC设计的方法,完成了基于CSMC(华润上华)0.5 μm工艺的32位加法器的设计.使用动态差分多米诺逻辑,实现了基于Brent-Kung树结构的超前进位加法器;采用Mentor Graphics Advance MS仿真软件,加速进行Spice网表的仿真和版图后仿.仿真结果验证了Spice网表的正确性,得出加法器在版图后仿的关键路径延时为4.62 ns,整个设计流程可以应用于其他一些重要核心单元的全定制设计.
採用一種加速全定製IC設計的方法,完成瞭基于CSMC(華潤上華)0.5 μm工藝的32位加法器的設計.使用動態差分多米諾邏輯,實現瞭基于Brent-Kung樹結構的超前進位加法器;採用Mentor Graphics Advance MS倣真軟件,加速進行Spice網錶的倣真和版圖後倣.倣真結果驗證瞭Spice網錶的正確性,得齣加法器在版圖後倣的關鍵路徑延時為4.62 ns,整箇設計流程可以應用于其他一些重要覈心單元的全定製設計.
채용일충가속전정제IC설계적방법,완성료기우CSMC(화윤상화)0.5 μm공예적32위가법기적설계.사용동태차분다미낙라집,실현료기우Brent-Kung수결구적초전진위가법기;채용Mentor Graphics Advance MS방진연건,가속진행Spice망표적방진화판도후방.방진결과험증료Spice망표적정학성,득출가법기재판도후방적관건로경연시위4.62 ns,정개설계류정가이응용우기타일사중요핵심단원적전정제설계.
