应用科技
應用科技
응용과기
YING YONG KE JI
2004年
5期
28-30
,共3页
赵崇辉%赵旦峰%齐金月
趙崇輝%趙旦峰%齊金月
조숭휘%조단봉%제금월
Viterbi译码%多约束长度%多码速率
Viterbi譯碼%多約束長度%多碼速率
Viterbi역마%다약속장도%다마속솔
现有的各通信系统中卷积码的约束长度各不相同.为充分利用现有资源很有必要研究多约束长度的Viterbi译码器.基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题.主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量寄存器单元(PMU)和幸存路径存储器单元(SVU)实现中的一些问题.
現有的各通信繫統中捲積碼的約束長度各不相同.為充分利用現有資源很有必要研究多約束長度的Viterbi譯碼器.基于FPGA討論瞭實現多約束長度的捲積碼的Viterbi譯碼器的一些問題.主要討論瞭分支度量單元(BMU)、加比選單元(ACS)、路徑度量寄存器單元(PMU)和倖存路徑存儲器單元(SVU)實現中的一些問題.
현유적각통신계통중권적마적약속장도각불상동.위충분이용현유자원흔유필요연구다약속장도적Viterbi역마기.기우FPGA토론료실현다약속장도적권적마적Viterbi역마기적일사문제.주요토론료분지도량단원(BMU)、가비선단원(ACS)、로경도량기존기단원(PMU)화행존로경존저기단원(SVU)실현중적일사문제.
