通信技术
通信技術
통신기술
COMMUNICATIONS TECHNOLOGY
2011年
8期
33-35,129
,共4页
数字下变频%积分梳状滤波器%半带滤波器%折叠%Verilog
數字下變頻%積分梳狀濾波器%半帶濾波器%摺疊%Verilog
수자하변빈%적분소상려파기%반대려파기%절첩%Verilog
基于FPGA利用CIC和HB滤波器实现DDC抽取器是一种高效方法,但传统设计很少考虑资源优化问题.介绍了一种基于折叠技术的资源复用设计方法,通过对运算硬件资源复用的合理控制,可以减少硬件资源开销或减小硅片面积.由折叠方程分别推导出CIC和HB的折叠实现框图,用Verilog描述了设计,经MATLAB与Modelsim联合仿真后,最终在Xilinx公司的xc4vfx20 FPGA上应用于系统.同步时钟设计,在满足低延迟等性能求下,具有耗费资源少、功耗低、稳定性高等优点.
基于FPGA利用CIC和HB濾波器實現DDC抽取器是一種高效方法,但傳統設計很少攷慮資源優化問題.介紹瞭一種基于摺疊技術的資源複用設計方法,通過對運算硬件資源複用的閤理控製,可以減少硬件資源開銷或減小硅片麵積.由摺疊方程分彆推導齣CIC和HB的摺疊實現框圖,用Verilog描述瞭設計,經MATLAB與Modelsim聯閤倣真後,最終在Xilinx公司的xc4vfx20 FPGA上應用于繫統.同步時鐘設計,在滿足低延遲等性能求下,具有耗費資源少、功耗低、穩定性高等優點.
기우FPGA이용CIC화HB려파기실현DDC추취기시일충고효방법,단전통설계흔소고필자원우화문제.개소료일충기우절첩기술적자원복용설계방법,통과대운산경건자원복용적합리공제,가이감소경건자원개소혹감소규편면적.유절첩방정분별추도출CIC화HB적절첩실현광도,용Verilog묘술료설계,경MATLAB여Modelsim연합방진후,최종재Xilinx공사적xc4vfx20 FPGA상응용우계통.동보시종설계,재만족저연지등성능구하,구유모비자원소、공모저、은정성고등우점.
