电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2011年
20期
148-152
,共5页
高速ADC%EVSAQ160%高速信号采集%Virtex-6%FPGA
高速ADC%EVSAQ160%高速信號採集%Virtex-6%FPGA
고속ADC%EVSAQ160%고속신호채집%Virtex-6%FPGA
high-speed ADC%EV8AQ 160%high-speed signal acquisition%Virtex-6 FPGA
针对某高速实时频谱仪中的高速模数转换器（ADC）的应用．基于信号采集系统硬件平台，介绍了一种最大采样率可达5Gbps的高速8位～D转换器EV8AQ160。该器件内部由4路并行的ADC构成，各路ADC可并行工作也可交错工作。详细描述了EV8AQ160在交错模式下的工作原理，介绍了其在某双通道高速信号采集系统中的应用．给出了EV8AQ160与Xilinx公司Virtex－6 FPGA的接口设计方案以及系统结构框图．并用ISE的在线逻辑分析仪（Chip Scope Pro）测试了ADC性能。把ADC输出的数据存储在DDR3中，然后进行FFT变换，进而分析ADC的信噪比及有效位数。实测表明整体指标达到设计要求。
針對某高速實時頻譜儀中的高速模數轉換器（ADC）的應用．基于信號採集繫統硬件平檯，介紹瞭一種最大採樣率可達5Gbps的高速8位～D轉換器EV8AQ160。該器件內部由4路併行的ADC構成，各路ADC可併行工作也可交錯工作。詳細描述瞭EV8AQ160在交錯模式下的工作原理，介紹瞭其在某雙通道高速信號採集繫統中的應用．給齣瞭EV8AQ160與Xilinx公司Virtex－6 FPGA的接口設計方案以及繫統結構框圖．併用ISE的在線邏輯分析儀（Chip Scope Pro）測試瞭ADC性能。把ADC輸齣的數據存儲在DDR3中，然後進行FFT變換，進而分析ADC的信譟比及有效位數。實測錶明整體指標達到設計要求。
침대모고속실시빈보의중적고속모수전환기（ADC）적응용．기우신호채집계통경건평태，개소료일충최대채양솔가체5Gbps적고속8위～D전환기EV8AQ160。해기건내부유4로병행적ADC구성，각로ADC가병행공작야가교착공작。상세묘술료EV8AQ160재교착모식하적공작원리，개소료기재모쌍통도고속신호채집계통중적응용．급출료EV8AQ160여Xilinx공사Virtex－6 FPGA적접구설계방안이급계통결구광도．병용ISE적재선라집분석의（Chip Scope Pro）측시료ADC성능。파ADC수출적수거존저재DDR3중，연후진행FFT변환，진이분석ADC적신조비급유효위수。실측표명정체지표체도설계요구。
For the applications of high-speed analog to digital converter （ADC） in a high-speed real-time spectrum analyzer, introduced a maximum sampling rate can up to 5 Gbps high-speed 8-bit A/D converter EV8AQ160. The device is integrated with four parallel ADCs which can work not only in parallel mode but also in interleaved mode. Described EV8AQ160＇s working principle in an interleaved mode in detail, and introduced its application in dual-channel signal acquisition system, proposed EV8AQ160 with Xilinx corporation Virtex-6 FPGA interface design and the system block diagram, and used ISE ChipScope Pro to test the ADC performance. Stored the output data of ADC into DDR3, then carried on FFT transformation, further analyzed the ADC SNR （Signal-to-Noise Ratio） and ENOB （Effective Number of Bits）. The practice proved the overall targets meet the design requirements.
