微电子学
微電子學
미전자학
MICROELECTRONICS
2008年
3期
442-444,448
,共4页
采样/保持电路%预充电%输出电容耦合%CMOS
採樣/保持電路%預充電%輸齣電容耦閤%CMOS
채양/보지전로%예충전%수출전용우합%CMOS
设计了一种基于标准0.35 μm CMOS工艺的高性能采样/保持电路.预充电技术和输出电容耦合技术的运用,降低了电路对运算放大器的要求,同时实现了低功耗.在Cadence Spectre环境下进行仿真,当输入信号为48.4375 MHz、2 Vpp的正弦波,采样速率为100 MSPS时,该采样/保持电路的SFDR达72.3 dB,THD为-65.2 dB,分辨率为11位;在3.3 V电源电压下,电路的功耗为27 mW.
設計瞭一種基于標準0.35 μm CMOS工藝的高性能採樣/保持電路.預充電技術和輸齣電容耦閤技術的運用,降低瞭電路對運算放大器的要求,同時實現瞭低功耗.在Cadence Spectre環境下進行倣真,噹輸入信號為48.4375 MHz、2 Vpp的正絃波,採樣速率為100 MSPS時,該採樣/保持電路的SFDR達72.3 dB,THD為-65.2 dB,分辨率為11位;在3.3 V電源電壓下,電路的功耗為27 mW.
설계료일충기우표준0.35 μm CMOS공예적고성능채양/보지전로.예충전기술화수출전용우합기술적운용,강저료전로대운산방대기적요구,동시실현료저공모.재Cadence Spectre배경하진행방진,당수입신호위48.4375 MHz、2 Vpp적정현파,채양속솔위100 MSPS시,해채양/보지전로적SFDR체72.3 dB,THD위-65.2 dB,분변솔위11위;재3.3 V전원전압하,전로적공모위27 mW.
