计算机研究与发展
計算機研究與髮展
계산궤연구여발전
JOURNAL OF COMPUTER RESEARCH AND DEVELOPMENT
2008年
4期
734-740
,共7页
VLSI%纳米工艺%晶体管级%低功耗设计%算法
VLSI%納米工藝%晶體管級%低功耗設計%算法
VLSI%납미공예%정체관급%저공모설계%산법
随着集成电路工艺进入纳米时代,在集成电路设计约束重要性方面,功耗已成为与性能等量齐观的设计约束.由于缺少有效的晶体管级时延模拟器,所以现有的低功耗设计技术均为逻辑门级功耗优化方法.受惠于更低的优化颗粒度,晶体管级优化方法具有比逻辑门级方法更强的静态功耗优化能力,因此针对高静态功耗的纳米工艺芯片,开展晶体管级优化方法的研究具有非常重要的意义.基于晶体管级VLSI模拟器,提出了一种新的晶体管级优化方法用于进一步降低静态功耗,它由两个算法步骤构成:先用聚团策略(clustering)在逻辑门空间来提高优化算法的效率,再用粒度较小的晶体管空间优化算法来提高功耗的优化效果.实验证明所提方法具有以下优点:1) 该方法适用范围较广,可以分析和优化各种电路.这些电路中,每个晶体管都可以有不同的阈值电压V T0、沟道宽度W和沟道长度L.2) 该方法的功耗优化效果较好.在晶体管级W+VT0+L的功耗优化实验中,该方法在不降低动态功耗优化效果的前提(动态功耗平均仅增加0.02%)下,在合理的运行时间(优化C7552仅用856.4s)内,在晶体管级对逻辑门级优化结果进行进一步优化,使静态功耗得到进一步降低,平均降低22.85%,最大降低43%.
隨著集成電路工藝進入納米時代,在集成電路設計約束重要性方麵,功耗已成為與性能等量齊觀的設計約束.由于缺少有效的晶體管級時延模擬器,所以現有的低功耗設計技術均為邏輯門級功耗優化方法.受惠于更低的優化顆粒度,晶體管級優化方法具有比邏輯門級方法更彊的靜態功耗優化能力,因此針對高靜態功耗的納米工藝芯片,開展晶體管級優化方法的研究具有非常重要的意義.基于晶體管級VLSI模擬器,提齣瞭一種新的晶體管級優化方法用于進一步降低靜態功耗,它由兩箇算法步驟構成:先用聚糰策略(clustering)在邏輯門空間來提高優化算法的效率,再用粒度較小的晶體管空間優化算法來提高功耗的優化效果.實驗證明所提方法具有以下優點:1) 該方法適用範圍較廣,可以分析和優化各種電路.這些電路中,每箇晶體管都可以有不同的閾值電壓V T0、溝道寬度W和溝道長度L.2) 該方法的功耗優化效果較好.在晶體管級W+VT0+L的功耗優化實驗中,該方法在不降低動態功耗優化效果的前提(動態功耗平均僅增加0.02%)下,在閤理的運行時間(優化C7552僅用856.4s)內,在晶體管級對邏輯門級優化結果進行進一步優化,使靜態功耗得到進一步降低,平均降低22.85%,最大降低43%.
수착집성전로공예진입납미시대,재집성전로설계약속중요성방면,공모이성위여성능등량제관적설계약속.유우결소유효적정체관급시연모의기,소이현유적저공모설계기술균위라집문급공모우화방법.수혜우경저적우화과립도,정체관급우화방법구유비라집문급방법경강적정태공모우화능력,인차침대고정태공모적납미공예심편,개전정체관급우화방법적연구구유비상중요적의의.기우정체관급VLSI모의기,제출료일충신적정체관급우화방법용우진일보강저정태공모,타유량개산법보취구성:선용취단책략(clustering)재라집문공간래제고우화산법적효솔,재용립도교소적정체관공간우화산법래제고공모적우화효과.실험증명소제방법구유이하우점:1) 해방법괄용범위교엄,가이분석화우화각충전로.저사전로중,매개정체관도가이유불동적역치전압V T0、구도관도W화구도장도L.2) 해방법적공모우화효과교호.재정체관급W+VT0+L적공모우화실험중,해방법재불강저동태공모우화효과적전제(동태공모평균부증가0.02%)하,재합리적운행시간(우화C7552부용856.4s)내,재정체관급대라집문급우화결과진행진일보우화,사정태공모득도진일보강저,평균강저22.85%,최대강저43%.
