微处理机
微處理機
미처리궤
MICROPROCESSORS
2011年
1期
1-4
,共4页
Multi-site并行测试%测试效率%探针卡%晶圆%管芯
Multi-site併行測試%測試效率%探針卡%晶圓%管芯
Multi-site병행측시%측시효솔%탐침잡%정원%관심
在晶圆芯片测试时,提高单位时间内的效率能够实现低投入、高产出的效果.在采用Multi-site方式的并行测试中,需要先解决选择何种产品进行并行测试,如何确定并行site数等问题,然后再用最高效率的方法设计确定Multi-site并行测试方案.从软件和硬件方面,分析当前流行的Multi-site并行测试的效率,研究了影响Multi-site并行测试效率的各种因素,并对其影响深度和范围进行分析,给出相应的对策和提高效率的解决方法,同时还提出了溢出die计算方法,通过选择适当的site数,减少无用touchdown次数,提高测试效率.
在晶圓芯片測試時,提高單位時間內的效率能夠實現低投入、高產齣的效果.在採用Multi-site方式的併行測試中,需要先解決選擇何種產品進行併行測試,如何確定併行site數等問題,然後再用最高效率的方法設計確定Multi-site併行測試方案.從軟件和硬件方麵,分析噹前流行的Multi-site併行測試的效率,研究瞭影響Multi-site併行測試效率的各種因素,併對其影響深度和範圍進行分析,給齣相應的對策和提高效率的解決方法,同時還提齣瞭溢齣die計算方法,通過選擇適噹的site數,減少無用touchdown次數,提高測試效率.
재정원심편측시시,제고단위시간내적효솔능구실현저투입、고산출적효과.재채용Multi-site방식적병행측시중,수요선해결선택하충산품진행병행측시,여하학정병행site수등문제,연후재용최고효솔적방법설계학정Multi-site병행측시방안.종연건화경건방면,분석당전류행적Multi-site병행측시적효솔,연구료영향Multi-site병행측시효솔적각충인소,병대기영향심도화범위진행분석,급출상응적대책화제고효솔적해결방법,동시환제출료일출die계산방법,통과선택괄당적site수,감소무용touchdown차수,제고측시효솔.
