电路与系统学报
電路與繫統學報
전로여계통학보
JOURNAL OF CIRCUITS AND SYSTEMS
2011年
6期
30-34
,共5页
CIC%抽取率%全数字锁相环%PI调节器
CIC%抽取率%全數字鎖相環%PI調節器
CIC%추취솔%전수자쇄상배%PI조절기
本文提出了一种用于电能计量芯片的基波频率测量算法.其创新点是从系统设计出发,把基波频率测量与电能计量中过采样ADC的梳状积分级联抽取滤波(以下简称CIC)过程相结合,利用CIC、正交去调鉴频器、PI调节器和基波频率—CIC抽取率转换器共同构成一个全数字锁相环(以下简称ADPLL).该锁相环可以有效地抑制输入信号中的直流、谐波和噪声,并且其硬件实现所需的计算单元和存储单元都很少,非常适合芯片化的产品应用开发.
本文提齣瞭一種用于電能計量芯片的基波頻率測量算法.其創新點是從繫統設計齣髮,把基波頻率測量與電能計量中過採樣ADC的梳狀積分級聯抽取濾波(以下簡稱CIC)過程相結閤,利用CIC、正交去調鑒頻器、PI調節器和基波頻率—CIC抽取率轉換器共同構成一箇全數字鎖相環(以下簡稱ADPLL).該鎖相環可以有效地抑製輸入信號中的直流、諧波和譟聲,併且其硬件實現所需的計算單元和存儲單元都很少,非常適閤芯片化的產品應用開髮.
본문제출료일충용우전능계량심편적기파빈솔측량산법.기창신점시종계통설계출발,파기파빈솔측량여전능계량중과채양ADC적소상적분급련추취려파(이하간칭CIC)과정상결합,이용CIC、정교거조감빈기、PI조절기화기파빈솔—CIC추취솔전환기공동구성일개전수자쇄상배(이하간칭ADPLL).해쇄상배가이유효지억제수입신호중적직류、해파화조성,병차기경건실현소수적계산단원화존저단원도흔소,비상괄합심편화적산품응용개발.
