电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2013年
14期
147-150
,共4页
FIR滤波器%RAG算法%DA算法%数字信号处理
FIR濾波器%RAG算法%DA算法%數字信號處理
FIR려파기%RAG산법%DA산법%수자신호처리
FIR filter%RAG algorithm%DA algorithm%digital signal processing
在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性.传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化.本文提出了一种基于RAG算法的FIR滤波器,与传统的基于DA算法的滤波器结构的滤波器相比,RAG算法简化了FIR滤波器乘法模块的结构,减少了逻辑资源的消耗和硬件实现面积,提高了计算速度.本文设计的16阶FIR滤波器用VerilogHDL进行描述,并综合到Altera公司的CycloneⅡ系列FPGA中.仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果.
在數字濾波器中,FIR濾波器是一種結構簡單且總是穩定的濾波器,同時也隻有FIR濾波器擁有線性相位的特性.傳統的直接型濾波器運算速度過慢,而改進型的DA結構的濾波器需要過高的芯片麵積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化.本文提齣瞭一種基于RAG算法的FIR濾波器,與傳統的基于DA算法的濾波器結構的濾波器相比,RAG算法簡化瞭FIR濾波器乘法模塊的結構,減少瞭邏輯資源的消耗和硬件實現麵積,提高瞭計算速度.本文設計的16階FIR濾波器用VerilogHDL進行描述,併綜閤到Altera公司的CycloneⅡ繫列FPGA中.倣真實驗錶明基于RAG算法的FIR濾波器達到瞭邏輯資源的節約和運算速度的提高的整體優化效果.
재수자려파기중,FIR려파기시일충결구간단차총시은정적려파기,동시야지유FIR려파기옹유선성상위적특성.전통적직접형려파기운산속도과만,이개진형적DA결구적려파기수요과고적심편면적소모대량적라집자원흔난체도운산속도이급라집자원절약적정체우화.본문제출료일충기우RAG산법적FIR려파기,여전통적기우DA산법적려파기결구적려파기상비,RAG산법간화료FIR려파기승법모괴적결구,감소료라집자원적소모화경건실현면적,제고료계산속도.본문설계적16계FIR려파기용VerilogHDL진행묘술,병종합도Altera공사적CycloneⅡ계렬FPGA중.방진실험표명기우RAG산법적FIR려파기체도료라집자원적절약화운산속도적제고적정체우화효과.
