计算机与现代化
計算機與現代化
계산궤여현대화
COMPUTER AND MODERNIZATION
2013年
8期
99-101
,共3页
内建自测试%MARCH算法%QautusⅡ9.0
內建自測試%MARCH算法%QautusⅡ9.0
내건자측시%MARCH산법%QautusⅡ9.0
Built-In-Self-Test(BIST)%MARCH algorithm%Qautus Ⅱ9.0
随着FPGA集成度和复杂性的增加,测试显得尤为重要,但是测试是FPGA设计中费用最高、难度最大的一个环节.由于片上系统的快速发展,ATE的速度及其存储量已经不能满足测试的要求,因此出现了内建自测试技术.本研究的主要目的是实现一个对32个单元、每个单元8比特大小的SRAM测试的BIST,采用的测试方法为MARCH算法.在设计中采用的是Verilog语言,用QautusⅡ9.0软件对设计进行仿真,并对仿真结果进行分析判断.
隨著FPGA集成度和複雜性的增加,測試顯得尤為重要,但是測試是FPGA設計中費用最高、難度最大的一箇環節.由于片上繫統的快速髮展,ATE的速度及其存儲量已經不能滿足測試的要求,因此齣現瞭內建自測試技術.本研究的主要目的是實現一箇對32箇單元、每箇單元8比特大小的SRAM測試的BIST,採用的測試方法為MARCH算法.在設計中採用的是Verilog語言,用QautusⅡ9.0軟件對設計進行倣真,併對倣真結果進行分析判斷.
수착FPGA집성도화복잡성적증가,측시현득우위중요,단시측시시FPGA설계중비용최고、난도최대적일개배절.유우편상계통적쾌속발전,ATE적속도급기존저량이경불능만족측시적요구,인차출현료내건자측시기술.본연구적주요목적시실현일개대32개단원、매개단원8비특대소적SRAM측시적BIST,채용적측시방법위MARCH산법.재설계중채용적시Verilog어언,용QautusⅡ9.0연건대설계진행방진,병대방진결과진행분석판단.
