电子制作
電子製作
전자제작
ELECTRONICS DIY
2013年
15期
9-10,16
,共3页
DDR3 控制%IP 核%FPGA%高速实时数字信号处理
DDR3 控製%IP 覈%FPGA%高速實時數字信號處理
DDR3 공제%IP 핵%FPGA%고속실시수자신호처리
本文详细介绍了在 Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核实现高速率DDR3芯片控制的设计思想和设计方案。针对高速实时数字信号处理中大容量采样数据通过DDR3存储和读取的应用背景，设计和实现了适用于该背景的控制状态机，并对控制时序作了详尽的分析。系统测试结果表明，该设计满足大容量数据的高速率存储和读取要求。
本文詳細介紹瞭在 Xilinx Virtex-6繫列FPGA中使用MIG3.7 IP覈實現高速率DDR3芯片控製的設計思想和設計方案。針對高速實時數字信號處理中大容量採樣數據通過DDR3存儲和讀取的應用揹景，設計和實現瞭適用于該揹景的控製狀態機，併對控製時序作瞭詳儘的分析。繫統測試結果錶明，該設計滿足大容量數據的高速率存儲和讀取要求。
본문상세개소료재 Xilinx Virtex-6계렬FPGA중사용MIG3.7 IP핵실현고속솔DDR3심편공제적설계사상화설계방안。침대고속실시수자신호처리중대용량채양수거통과DDR3존저화독취적응용배경，설계화실현료괄용우해배경적공제상태궤，병대공제시서작료상진적분석。계통측시결과표명，해설계만족대용량수거적고속솔존저화독취요구。
