固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2013年
4期
382-388
,共7页
逐次比较型模数转换器%数字校准%非二进制权重
逐次比較型模數轉換器%數字校準%非二進製權重
축차비교형모수전환기%수자교준%비이진제권중
successive-approximation-register(SAR)%digital calibration%non-binary
介绍了一种非二进制权重的高能效比逐次比较型模数转换器.该ADC采用了非二进制权重的电容结构以降低工艺失配对性能的影响,极大地减小了总电容的值;使用了自适应时钟来实现每一位的量化,提高了采样频率,并且不需要外界提供高速时钟;采用了注入扰动的最小均方校准算法,用很小的电路代价实现了后台数字校准.本芯片在SMIC 0.13 μm工艺上实现,芯片模拟部分核心面积为0.042 mm2,数字校准模块面积为0.04 mm2,芯片工作在25 MHz采样率时功耗为2.8 mW,信噪失真比为58.6 dB,有效位数为9.5位.
介紹瞭一種非二進製權重的高能效比逐次比較型模數轉換器.該ADC採用瞭非二進製權重的電容結構以降低工藝失配對性能的影響,極大地減小瞭總電容的值;使用瞭自適應時鐘來實現每一位的量化,提高瞭採樣頻率,併且不需要外界提供高速時鐘;採用瞭註入擾動的最小均方校準算法,用很小的電路代價實現瞭後檯數字校準.本芯片在SMIC 0.13 μm工藝上實現,芯片模擬部分覈心麵積為0.042 mm2,數字校準模塊麵積為0.04 mm2,芯片工作在25 MHz採樣率時功耗為2.8 mW,信譟失真比為58.6 dB,有效位數為9.5位.
개소료일충비이진제권중적고능효비축차비교형모수전환기.해ADC채용료비이진제권중적전용결구이강저공예실배대성능적영향,겁대지감소료총전용적치;사용료자괄응시종래실현매일위적양화,제고료채양빈솔,병차불수요외계제공고속시종;채용료주입우동적최소균방교준산법,용흔소적전로대개실현료후태수자교준.본심편재SMIC 0.13 μm공예상실현,심편모의부분핵심면적위0.042 mm2,수자교준모괴면적위0.04 mm2,심편공작재25 MHz채양솔시공모위2.8 mW,신조실진비위58.6 dB,유효위수위9.5위.
