65 nm标准CMOS工艺阈值电压系统波动检测方案设计
65 nm표준CMOS공예역치전압계통파동검측방안설계
Test Scheme for Systematic Variation of Threshold Voltage in 65 nm Standard CMOS Technology
  • 万方数据
    固体电子学研究与进展 고체전자학연구여진전
    RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
    2013年 4期 377-381 ,共5页

    袁瑞%董庆%简文翔%林殷茵

    원서%동경%간문상%림은인

    系统波动%亚阈值%环形振荡器%标准互补金属氧化物半导体工艺 繫統波動%亞閾值%環形振盪器%標準互補金屬氧化物半導體工藝
    계통파동%아역치%배형진탕기%표준호보금속양화물반도체공예
    systematic variation%sub-threshold%ring oscillator%standard CMOS technology
    设计了一种标准CMOS工艺下的阈值电压系统波动检测电路,其检测电路核心部分是工作在亚阈值区的环形振荡器(SRO).该方案包括8种级数、2种尺寸共16种SRO,并以8种级数、2种尺寸共16种传统环形振荡器(RO)作对比,在SMIC 65 nm标准CMOS工艺上流片验证.芯片测试结果表明:新方案相对传统检测方案具有更高的灵敏度,更直观;且阈值电压的系统波动随器件尺寸增大而略微减小.
    설계료일충표준CMOS공예하적역치전압계통파동검측전로,기검측전로핵심부분시공작재아역치구적배형진탕기(SRO).해방안포괄8충급수、2충척촌공16충SRO,병이8충급수、2충척촌공16충전통배형진탕기(RO)작대비,재SMIC 65 nm표준CMOS공예상류편험증.심편측시결과표명:신방안상대전통검측방안구유경고적령민도,경직관;차역치전압적계통파동수기건척촌증대이략미감소.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문