计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2013年
8期
20-24
,共5页
金作霖%张民选%孙岩%石文强
金作霖%張民選%孫巖%石文彊
금작림%장민선%손암%석문강
栅氧退化%软错误%SRAM单元%临界电荷%软错误率
柵氧退化%軟錯誤%SRAM單元%臨界電荷%軟錯誤率
책양퇴화%연착오%SRAM단원%림계전하%연착오솔
gate-oxide degradation%soft error%SRAM cell%critical charge%soft error rate
集成电路工艺已经发展到纳米量级.在纳米级工艺下,芯片集成度不断提高,电压不断降低,软错误问题已经开始对地面的集成电路产生影响.与此同时,晶体管的氧化层随着特征尺寸的降低越来越薄,在较高的电场压力下栅氧退化效应越来越严重.软错误问题和栅氧退化问题是集成电路当前和未来所面临的两个可靠性挑战.首先通过建立解析模型的方法分析了栅氧退化效应对SRAM单元临界电荷的影响,然后对65 nm的SRAM单元在不同栅氧退化程度下的临界电荷大小进行了SPICE模拟.解析模型和模拟实验的结果都表明,栅氧退化效应越严重,SRAM单元的临界电荷越小,二者之间呈近似的指数关系.模拟实验还表明,在同一栅氧退化程度下,不同工艺水平的SRAM单元的软错误率呈线性关系.
集成電路工藝已經髮展到納米量級.在納米級工藝下,芯片集成度不斷提高,電壓不斷降低,軟錯誤問題已經開始對地麵的集成電路產生影響.與此同時,晶體管的氧化層隨著特徵呎吋的降低越來越薄,在較高的電場壓力下柵氧退化效應越來越嚴重.軟錯誤問題和柵氧退化問題是集成電路噹前和未來所麵臨的兩箇可靠性挑戰.首先通過建立解析模型的方法分析瞭柵氧退化效應對SRAM單元臨界電荷的影響,然後對65 nm的SRAM單元在不同柵氧退化程度下的臨界電荷大小進行瞭SPICE模擬.解析模型和模擬實驗的結果都錶明,柵氧退化效應越嚴重,SRAM單元的臨界電荷越小,二者之間呈近似的指數關繫.模擬實驗還錶明,在同一柵氧退化程度下,不同工藝水平的SRAM單元的軟錯誤率呈線性關繫.
집성전로공예이경발전도납미량급.재납미급공예하,심편집성도불단제고,전압불단강저,연착오문제이경개시대지면적집성전로산생영향.여차동시,정체관적양화층수착특정척촌적강저월래월박,재교고적전장압력하책양퇴화효응월래월엄중.연착오문제화책양퇴화문제시집성전로당전화미래소면림적량개가고성도전.수선통과건립해석모형적방법분석료책양퇴화효응대SRAM단원림계전하적영향,연후대65 nm적SRAM단원재불동책양퇴화정도하적림계전하대소진행료SPICE모의.해석모형화모의실험적결과도표명,책양퇴화효응월엄중,SRAM단원적림계전하월소,이자지간정근사적지수관계.모의실험환표명,재동일책양퇴화정도하,불동공예수평적SRAM단원적연착오솔정선성관계.
