计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2014年
5期
797-803
,共7页
邓子椰%陈书明%彭元喜%雷元武
鄧子椰%陳書明%彭元喜%雷元武
산자야%진서명%팽원희%뢰원무
SRT-8%SIMD%浮点除法器%双精度浮点%SIMD单精度浮点
SRT-8%SIMD%浮點除法器%雙精度浮點%SIMD單精度浮點
SRT-8%SIMD%부점제법기%쌍정도부점%SIMD단정도부점
Key words : SRT-8%SIMD%floating-point division%double precision floating-point%SIMD single precision floating-point
在科学计算、数字信号处理、通信和图像处理等应用中,除法运算是常用的基本操作之一.基于SRT 8除法算法,设计一个SIMD结构的IEEE-754标准浮点除法器,在同一硬件平台上能够实现双精度浮点除法和两个并行的单精度浮点除法.通过优化SRT-8迭代除法结构,提出商选择和余数加法的并行处理,并采用商数字存储技术降低迭代除法的计算延时,提高频率.同时,采用复用策略减少硬件资源开销,节省面积.实验表明,在40 nm工艺下,本设计综合cell面积为18 601.968 1μm2,运行频率可达2.5 GHz,相对传统的SRT-8实现关键延迟减少了23.81％.
在科學計算、數字信號處理、通信和圖像處理等應用中,除法運算是常用的基本操作之一.基于SRT 8除法算法,設計一箇SIMD結構的IEEE-754標準浮點除法器,在同一硬件平檯上能夠實現雙精度浮點除法和兩箇併行的單精度浮點除法.通過優化SRT-8迭代除法結構,提齣商選擇和餘數加法的併行處理,併採用商數字存儲技術降低迭代除法的計算延時,提高頻率.同時,採用複用策略減少硬件資源開銷,節省麵積.實驗錶明,在40 nm工藝下,本設計綜閤cell麵積為18 601.968 1μm2,運行頻率可達2.5 GHz,相對傳統的SRT-8實現關鍵延遲減少瞭23.81％.
재과학계산、수자신호처리、통신화도상처리등응용중,제법운산시상용적기본조작지일.기우SRT 8제법산법,설계일개SIMD결구적IEEE-754표준부점제법기,재동일경건평태상능구실현쌍정도부점제법화량개병행적단정도부점제법.통과우화SRT-8질대제법결구,제출상선택화여수가법적병행처리,병채용상수자존저기술강저질대제법적계산연시,제고빈솔.동시,채용복용책략감소경건자원개소,절성면적.실험표명,재40 nm공예하,본설계종합cell면적위18 601.968 1μm2,운행빈솔가체2.5 GHz,상대전통적SRT-8실현관건연지감소료23.81％.
