电子测量与仪器学报
電子測量與儀器學報
전자측량여의기학보
JOURNAL OF ELECTRONIC MEASUREMENT AND INSTRUMENT
2014年
4期
373-380
,共8页
多目标优化%封装扫描链%SoC测试
多目標優化%封裝掃描鏈%SoC測試
다목표우화%봉장소묘련%SoC측시
multi-objective optimization%wrapper scan chain%SoC test
SoC(system on chip)中的测试封装(test wrapper)设计是个NP hard问题,针对该问题提出了一种采用MOFA(multiobjective firefly algorithm)的三维测试封装扫描链设计方法,使得封装扫描链均衡化以及使用TSV(through silicon vias)资源最少,从而达到IP核测试时间最小化和TSV费用最少的目的.本算法基于群体智能,通过实施个体位置更新操作进行寻优,从而实现三维测试封装扫描链的多目标优化设计.以ITC02 Test benchmarks中的典型IP核为实验对象,实验结果表明本算法相比NSGAII(nondominated sorting genetic algorithm Ⅱ),能够获得更好的Pateto最优解集.
SoC(system on chip)中的測試封裝(test wrapper)設計是箇NP hard問題,針對該問題提齣瞭一種採用MOFA(multiobjective firefly algorithm)的三維測試封裝掃描鏈設計方法,使得封裝掃描鏈均衡化以及使用TSV(through silicon vias)資源最少,從而達到IP覈測試時間最小化和TSV費用最少的目的.本算法基于群體智能,通過實施箇體位置更新操作進行尋優,從而實現三維測試封裝掃描鏈的多目標優化設計.以ITC02 Test benchmarks中的典型IP覈為實驗對象,實驗結果錶明本算法相比NSGAII(nondominated sorting genetic algorithm Ⅱ),能夠穫得更好的Pateto最優解集.
SoC(system on chip)중적측시봉장(test wrapper)설계시개NP hard문제,침대해문제제출료일충채용MOFA(multiobjective firefly algorithm)적삼유측시봉장소묘련설계방법,사득봉장소묘련균형화이급사용TSV(through silicon vias)자원최소,종이체도IP핵측시시간최소화화TSV비용최소적목적.본산법기우군체지능,통과실시개체위치경신조작진행심우,종이실현삼유측시봉장소묘련적다목표우화설계.이ITC02 Test benchmarks중적전형IP핵위실험대상,실험결과표명본산법상비NSGAII(nondominated sorting genetic algorithm Ⅱ),능구획득경호적Pateto최우해집.
