电子科技
電子科技
전자과기
IT AGE
2013年
10期
128-130,135
,共4页
移相信号%FPGA%DDS%数字控制
移相信號%FPGA%DDS%數字控製
이상신호%FPGA%DDS%수자공제
介绍了以FPGA为核心器件,采用Verilog HDL作为硬件描述语言的移相信号发生器的设计.该移相信号发生器以DDS模型作为基本原理,利用FPGA的嵌入式存储器块作为波形数据的存储单元,最终通过D/A转换单元可输出正弦波、三角波、方波等任意波形的同频率原始参考信号和移相信号两路波形,除D/A转换器及相关电路外,所有功能电路模块均集中在一片FPGA中实现.与传统移相信号发生器相比,该设计的频率分辨度高、信号频谱良好、易于实现且成本低廉.
介紹瞭以FPGA為覈心器件,採用Verilog HDL作為硬件描述語言的移相信號髮生器的設計.該移相信號髮生器以DDS模型作為基本原理,利用FPGA的嵌入式存儲器塊作為波形數據的存儲單元,最終通過D/A轉換單元可輸齣正絃波、三角波、方波等任意波形的同頻率原始參攷信號和移相信號兩路波形,除D/A轉換器及相關電路外,所有功能電路模塊均集中在一片FPGA中實現.與傳統移相信號髮生器相比,該設計的頻率分辨度高、信號頻譜良好、易于實現且成本低廉.
개소료이FPGA위핵심기건,채용Verilog HDL작위경건묘술어언적이상신호발생기적설계.해이상신호발생기이DDS모형작위기본원리,이용FPGA적감입식존저기괴작위파형수거적존저단원,최종통과D/A전환단원가수출정현파、삼각파、방파등임의파형적동빈솔원시삼고신호화이상신호량로파형,제D/A전환기급상관전로외,소유공능전로모괴균집중재일편FPGA중실현.여전통이상신호발생기상비,해설계적빈솔분변도고、신호빈보량호、역우실현차성본저렴.
