计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2013年
3期
137-141
,共5页
洪琪%周琴琴%王永亮%陈高峰
洪琪%週琴琴%王永亮%陳高峰
홍기%주금금%왕영량%진고봉
MD5算法%Verilog硬件描述语言%Hash函数%循环计算%关键路径%工作频率
MD5算法%Verilog硬件描述語言%Hash函數%循環計算%關鍵路徑%工作頻率
MD5산법%Verilog경건묘술어언%Hash함수%순배계산%관건로경%공작빈솔
MD5 algorithm%Verilog Hardware Description Language(HDL)%Hash function%iterative calculation%critical path%work frequency
在传统MD5算法中,最影响执行速度的步骤是对关键路径变量B的求取.为提高算法的执行速度,对关键路径进行优化,将加法运算分成两步,由此缩短B的求取时间.用Verilog语言描述改进算法的硬件结构,并对其进行综合.实验结果表明,该电路的面积为85 678 μm2、频率为142.8 MHz,与传统算法相比,改进算法的执行速度提高了1.989倍.
在傳統MD5算法中,最影響執行速度的步驟是對關鍵路徑變量B的求取.為提高算法的執行速度,對關鍵路徑進行優化,將加法運算分成兩步,由此縮短B的求取時間.用Verilog語言描述改進算法的硬件結構,併對其進行綜閤.實驗結果錶明,該電路的麵積為85 678 μm2、頻率為142.8 MHz,與傳統算法相比,改進算法的執行速度提高瞭1.989倍.
재전통MD5산법중,최영향집행속도적보취시대관건로경변량B적구취.위제고산법적집행속도,대관건로경진행우화,장가법운산분성량보,유차축단B적구취시간.용Verilog어언묘술개진산법적경건결구,병대기진행종합.실험결과표명,해전로적면적위85 678 μm2、빈솔위142.8 MHz,여전통산법상비,개진산법적집행속도제고료1.989배.
