计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2013年
5期
253-256
,共4页
图像缩放%边缘相关度%边缘方向角%现场可编程门阵列%峰值信噪比%双线性插值
圖像縮放%邊緣相關度%邊緣方嚮角%現場可編程門陣列%峰值信譟比%雙線性插值
도상축방%변연상관도%변연방향각%현장가편정문진렬%봉치신조비%쌍선성삽치
image scaling%edge correlation%edge direction angle%Field Programmable Gate Array(FPGA)%Peak Signal to Noise Ratio(PSNR)%bilinear interpolation
为能够在现场可编程门阵列(FPGA)硬件平台上实现高速高质的图像缩放,提出一种基于FPGA的边缘自适应图像缩放算法.在非边缘区域采用双线性插值算法,在边缘区域使用具有方向性的改进三次插值算法,设计算法的硬件结构和运算逻辑结构,并用Verilog语言进行描述,给出目标代码.实验结果表明,该算法可以获得边缘清晰的缩放图像,且算法的复杂度低,放大2.5倍后图像的峰值信噪比为40.76 dB.
為能夠在現場可編程門陣列(FPGA)硬件平檯上實現高速高質的圖像縮放,提齣一種基于FPGA的邊緣自適應圖像縮放算法.在非邊緣區域採用雙線性插值算法,在邊緣區域使用具有方嚮性的改進三次插值算法,設計算法的硬件結構和運算邏輯結構,併用Verilog語言進行描述,給齣目標代碼.實驗結果錶明,該算法可以穫得邊緣清晰的縮放圖像,且算法的複雜度低,放大2.5倍後圖像的峰值信譟比為40.76 dB.
위능구재현장가편정문진렬(FPGA)경건평태상실현고속고질적도상축방,제출일충기우FPGA적변연자괄응도상축방산법.재비변연구역채용쌍선성삽치산법,재변연구역사용구유방향성적개진삼차삽치산법,설계산법적경건결구화운산라집결구,병용Verilog어언진행묘술,급출목표대마.실험결과표명,해산법가이획득변연청석적축방도상,차산법적복잡도저,방대2.5배후도상적봉치신조비위40.76 dB.
