现代计算机（普及版）
現代計算機（普及版）
현대계산궤（보급판）
MODERN COMPUTER
2013年
10期
64-66,80
,共4页
FIR数字滤波器%VHDL语言%CSD编码%简化加法图
FIR數字濾波器%VHDL語言%CSD編碼%簡化加法圖
FIR수자려파기%VHDL어언%CSD편마%간화가법도
FIR Digital Filter%VHDL Language%CSD Coding%Reduce Adder Graph
减少系统资源占用，提高运算速度与运算精度一直是FIR数字滤波器的研究中的主要课题。采用VHDL语言在FPGA上实现一种FIR数学滤波器。该滤波器采用CSD-RAG编码，利用公共因子来构建加法树。相对于传统的乘累加结构与DA查表法，能大量地降低系统资源占用，同时采用整数量化抽头系数，提高数据处理的精度。
減少繫統資源佔用，提高運算速度與運算精度一直是FIR數字濾波器的研究中的主要課題。採用VHDL語言在FPGA上實現一種FIR數學濾波器。該濾波器採用CSD-RAG編碼，利用公共因子來構建加法樹。相對于傳統的乘纍加結構與DA查錶法，能大量地降低繫統資源佔用，同時採用整數量化抽頭繫數，提高數據處理的精度。
감소계통자원점용，제고운산속도여운산정도일직시FIR수자려파기적연구중적주요과제。채용VHDL어언재FPGA상실현일충FIR수학려파기。해려파기채용CSD-RAG편마，이용공공인자래구건가법수。상대우전통적승루가결구여DA사표법，능대량지강저계통자원점용，동시채용정수양화추두계수，제고수거처리적정도。
The main problems in the study of FIR digital filter are focused on reducing the consumption of the system resources, improving the speed and accuracy of operation. Realizes the FIR digital filter on FPGA with VHDL language. Introduces the CSD-RAG coding and builds the adder tree with the key factors. Compared with the traditional MAC structure and DA look-up table, the method can reduce the consumption of system resources and improve the accuracy of data processing by employing the integer quantization coefficients.
