电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2013年
20期
56-58,62
,共4页
FPGA%USB2.0%高速%数据采集%主控设计
FPGA%USB2.0%高速%數據採集%主控設計
FPGA%USB2.0%고속%수거채집%주공설계
FPGA%USB2.0%high speed%data acquisition%control design
为了满足对较高速度动态信号的实时记录采集的要求,设计和实现了一个基于FPGA和USB2.0接口的14bit、65MHz高速数据采样系统.本系统以FPGA为数字信号处理核心,通过FPGA对采集系统的有效控制,实现数据的串并转换、AD接口数据FIFO缓存、SDRAM数据存储读取及系统显示等功能,并在系统控制下通过USB2.0总线通讯接口实现了数据和上位机之间的高速交互.本系统已完成相关设计并通过验收,并成功地应用到型号工程中.
為瞭滿足對較高速度動態信號的實時記錄採集的要求,設計和實現瞭一箇基于FPGA和USB2.0接口的14bit、65MHz高速數據採樣繫統.本繫統以FPGA為數字信號處理覈心,通過FPGA對採集繫統的有效控製,實現數據的串併轉換、AD接口數據FIFO緩存、SDRAM數據存儲讀取及繫統顯示等功能,併在繫統控製下通過USB2.0總線通訊接口實現瞭數據和上位機之間的高速交互.本繫統已完成相關設計併通過驗收,併成功地應用到型號工程中.
위료만족대교고속도동태신호적실시기록채집적요구,설계화실현료일개기우FPGA화USB2.0접구적14bit、65MHz고속수거채양계통.본계통이FPGA위수자신호처리핵심,통과FPGA대채집계통적유효공제,실현수거적천병전환、AD접구수거FIFO완존、SDRAM수거존저독취급계통현시등공능,병재계통공제하통과USB2.0총선통신접구실현료수거화상위궤지간적고속교호.본계통이완성상관설계병통과험수,병성공지응용도형호공정중.
