电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2014年
5期
92-94
,共3页
自适应均衡器%宽带数字接收机%FPGA%Verilog HDL
自適應均衡器%寬帶數字接收機%FPGA%Verilog HDL
자괄응균형기%관대수자접수궤%FPGA%Verilog HDL
adaptive equalizer%wideband digital receiver%FPGA%Verilog HDL
近年来,自适应均衡技术在通信系统中的应用日益广泛,利用自适应均衡技术在多径环境中可以有效地提高数字接收机的性能.为了适应宽带数字接收机的高速率特点,本文阐述了自适应均衡器的原理并对其进行改进.最后使用FPGA芯片和Verilog HDL设计实现了自适应均衡器并仿真验证了新方法的有效性.
近年來,自適應均衡技術在通信繫統中的應用日益廣汎,利用自適應均衡技術在多徑環境中可以有效地提高數字接收機的性能.為瞭適應寬帶數字接收機的高速率特點,本文闡述瞭自適應均衡器的原理併對其進行改進.最後使用FPGA芯片和Verilog HDL設計實現瞭自適應均衡器併倣真驗證瞭新方法的有效性.
근년래,자괄응균형기술재통신계통중적응용일익엄범,이용자괄응균형기술재다경배경중가이유효지제고수자접수궤적성능.위료괄응관대수자접수궤적고속솔특점,본문천술료자괄응균형기적원리병대기진행개진.최후사용FPGA심편화Verilog HDL설계실현료자괄응균형기병방진험증료신방법적유효성.
