信息通信
信息通信
신식통신
XINXI TONGXIN
2014年
1期
69-70,71
,共3页
模拟除法器%第二代电流传输器%CMOS工艺
模擬除法器%第二代電流傳輸器%CMOS工藝
모의제법기%제이대전류전수기%CMOS공예
analogue divider%CCII%CMOS process
设计了一种模拟除法器,核心电路由第二代电流传输器和一个电压电流转换电路构成。采用CSMC0.5umCMOS工艺进行设计，并用Cadence Spectre软件对电路进行了仿真，结果表明，在+5V的单电源供电下，-3dB带宽达到了60MHz，整个电路的静态功耗低至4.5mW。
設計瞭一種模擬除法器,覈心電路由第二代電流傳輸器和一箇電壓電流轉換電路構成。採用CSMC0.5umCMOS工藝進行設計，併用Cadence Spectre軟件對電路進行瞭倣真，結果錶明，在+5V的單電源供電下，-3dB帶寬達到瞭60MHz，整箇電路的靜態功耗低至4.5mW。
설계료일충모의제법기,핵심전로유제이대전류전수기화일개전압전류전환전로구성。채용CSMC0.5umCMOS공예진행설계，병용Cadence Spectre연건대전로진행료방진，결과표명，재+5V적단전원공전하，-3dB대관체도료60MHz，정개전로적정태공모저지4.5mW。
A analogue divider is presented in this paper, which consists of the second generation current conveyor and the vol-tage-to-current converter. The results which is simulated with the Cadence Spectre based on CSMC 0.5um CMOS process shows that ,under+5V supply voltages, the-3dB bandwidth is about 60MHz, and the power dissipation is less than 4.5mW .
