电子技术应用
電子技術應用
전자기술응용
APPLICATION OF ELECTRONIC TECHNIQUE
2014年
1期
31-33,37
,共4页
模/数转换器%时间数字转换器%游标卡尺延迟线
模/數轉換器%時間數字轉換器%遊標卡呎延遲線
모/수전환기%시간수자전환기%유표잡척연지선
ADC%time to digital converter%vernier delay line
提出了一种应用于CMOS图像传感器中的高速列级ADC .采用单斜ADC与TDC结合的方法,先将模拟电压信号转换为成比例的时间段,再通过TDC量化为相应的数字码,其转换时间主要取于TDC的量化范围,解决传统列级单斜ADC转换速率低的问题.设计采用0.18 μm CMOS工艺.Spectre仿真表明,在模拟电路3.3V、数字电路1.8V的供电电压下,ADC的信噪失真比(SNDR)达到51.2 dB,整体功耗为1.76 mW,列级电路功耗为236.38 μW,采样频率为1 MS/s,输入信号范围为1.6 V,满足CMOS图像传感器系统的应用要求.
提齣瞭一種應用于CMOS圖像傳感器中的高速列級ADC .採用單斜ADC與TDC結閤的方法,先將模擬電壓信號轉換為成比例的時間段,再通過TDC量化為相應的數字碼,其轉換時間主要取于TDC的量化範圍,解決傳統列級單斜ADC轉換速率低的問題.設計採用0.18 μm CMOS工藝.Spectre倣真錶明,在模擬電路3.3V、數字電路1.8V的供電電壓下,ADC的信譟失真比(SNDR)達到51.2 dB,整體功耗為1.76 mW,列級電路功耗為236.38 μW,採樣頻率為1 MS/s,輸入信號範圍為1.6 V,滿足CMOS圖像傳感器繫統的應用要求.
제출료일충응용우CMOS도상전감기중적고속렬급ADC .채용단사ADC여TDC결합적방법,선장모의전압신호전환위성비례적시간단,재통과TDC양화위상응적수자마,기전환시간주요취우TDC적양화범위,해결전통렬급단사ADC전환속솔저적문제.설계채용0.18 μm CMOS공예.Spectre방진표명,재모의전로3.3V、수자전로1.8V적공전전압하,ADC적신조실진비(SNDR)체도51.2 dB,정체공모위1.76 mW,렬급전로공모위236.38 μW,채양빈솔위1 MS/s,수입신호범위위1.6 V,만족CMOS도상전감기계통적응용요구.