电子世界
電子世界
전자세계
ELECTRONICS WORLD
2014年
1期
153-155
,共3页
混沌序列%IP核%FPGA%嵌入式系统
混沌序列%IP覈%FPGA%嵌入式繫統
혼돈서렬%IP핵%FPGA%감입식계통
Chaotic sequence%IP core%FPGA%Embedded System
本文提出了一种产生混沌序列的新方法：在FPGA嵌入式系统中设计了一个用于产生混沌序列的IP核。传统的混沌序列生成方法是通过软件编程实现，序列的生成速度较慢且占用资源较多。本文设计了一个IP核，利用硬件实现混沌序列的产生，提高了序列的产生速度。本文在Virtex-II Pro开发平台上，运用EDK工具搭建了一个FPGA嵌入式平台，并添加了设计的IP核，验证了IP核的功能。
本文提齣瞭一種產生混沌序列的新方法：在FPGA嵌入式繫統中設計瞭一箇用于產生混沌序列的IP覈。傳統的混沌序列生成方法是通過軟件編程實現，序列的生成速度較慢且佔用資源較多。本文設計瞭一箇IP覈，利用硬件實現混沌序列的產生，提高瞭序列的產生速度。本文在Virtex-II Pro開髮平檯上，運用EDK工具搭建瞭一箇FPGA嵌入式平檯，併添加瞭設計的IP覈，驗證瞭IP覈的功能。
본문제출료일충산생혼돈서렬적신방법：재FPGA감입식계통중설계료일개용우산생혼돈서렬적IP핵。전통적혼돈서렬생성방법시통과연건편정실현，서렬적생성속도교만차점용자원교다。본문설계료일개IP핵，이용경건실현혼돈서렬적산생，제고료서렬적산생속도。본문재Virtex-II Pro개발평태상，운용EDK공구탑건료일개FPGA감입식평태，병첨가료설계적IP핵，험증료IP핵적공능。
A new approach for the design of chaotic sequence generator is proposed:designing an IP core to produce chaotic sequences on a FPGA Embedded platform.Most of conventional methods of generating chaotic sequences are realized by software approach,which is slow and consumes a lot of resources.This paper represents a design of IP core, which can produce chaotic sequences quickly by hardware approach.On the Virtex-II Pro development platform,the IP core is added to the embedded system which is built by the EDK software,and its function is veriifed.
